第二講微型計算機(jī)的基本組成電路曾鐵軍第二講微型計算機(jī)的基本組成電路曾鐵軍主要內(nèi)容

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6主要內(nèi)容算術(shù)邏輯單元1觸發(fā)器2寄存器3算術(shù)邏輯單元A和B為兩個二進(jìn)制數(shù)S為其運算結(jié)果control為控制信號功能之一：邏輯運算功能之二：數(shù)值運算算術(shù)邏輯單元A和B為兩個二進(jìn)制數(shù)S為其運算結(jié)果control

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸觸發(fā)器記憶裝置的基本單元，可以組成寄存器，寄存器又可以組成存儲器D觸發(fā)器

JK觸發(fā)器RS觸發(fā)器

觸發(fā)器記憶裝置的基本單元，可以組成寄存器，寄存器又可以組成存RS觸發(fā)器置位：S=1且R=0，Q=1(Q=0)復(fù)位：S=0且R=1，Q=0(Q=1)ClicktoaddTextClicktoaddTextClicktoaddText兩個與非門組成ClicktoaddTextClicktoaddTextClicktoaddText問題：不定狀態(tài)多個觸發(fā)器之間的同步RS觸發(fā)器置位：S=1且R=0，Q=1(Q=0)Click問題之一：多個RS觸發(fā)器之間的同步時標(biāo)RS觸發(fā)器——為了使觸發(fā)器在整個機(jī)器中能和其他部件協(xié)調(diào)工作，RS觸發(fā)器經(jīng)常有外加的時標(biāo)脈沖新問題——電平能嚴(yán)格同步嗎預(yù)置數(shù)問題之一：多個RS觸發(fā)器之間的同步時標(biāo)RS觸發(fā)器——新問題—D觸發(fā)器（解決不定狀態(tài)）消除RS觸發(fā)器不定狀態(tài)減小RS觸發(fā)器置位或者復(fù)位多個輸入的問題D觸發(fā)器（解決不定狀態(tài)）消除RS觸發(fā)器不定狀態(tài)多個D觸發(fā)器之間的同步多個D觸發(fā)器之間的同步觸發(fā)器的預(yù)置和清除

在一些電路中，有時需要預(yù)先給某個觸發(fā)器置位(即置1)或清除(即置0)，而與時標(biāo)脈沖以及D輸入端信號無關(guān)，這就是所謂預(yù)置和清除。觸發(fā)器的預(yù)置和清除 在一些電路中，有時需要預(yù)先給某個觸發(fā)器邊緣觸發(fā)的D觸發(fā)器符號邊緣觸發(fā)的D觸發(fā)器符號JK觸發(fā)器計數(shù)：對什么計數(shù)（時標(biāo)CLK，與J、K無關(guān)）JK觸發(fā)器是理想的計數(shù)器注意：圖2.10中RS觸發(fā)器是由兩個與非門實現(xiàn)JK觸發(fā)器計數(shù)：對什么計數(shù)（時標(biāo)CLK，與J、K無關(guān)）J=0K=0保持閉鎖J=0K=1復(fù)位動作J=1K=1狀態(tài)翻轉(zhuǎn)J、K懸空？J=1K=0置位動作JK觸發(fā)器動作行為分析J=0J=0J=1J=1JK觸發(fā)器動作行為分析JK觸發(fā)器符號JK觸發(fā)器符號

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸寄存器緩沖寄存器暫存數(shù)據(jù)移位寄存器向左或右移位計數(shù)器累計脈沖累加器暫存ALU中間結(jié)果寄存器(register)是由觸發(fā)器組成的一個觸發(fā)器就是一個一位寄存器寄存器緩沖暫存數(shù)據(jù)移位向左或右移位計數(shù)器累計脈沖累加器暫存A緩沖寄存器

作用：暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其它記憶元件中去。下圖位一個四位寄存器電路原理圖問題：如果某一位在時間節(jié)拍到時不想輸出怎么辦？緩沖寄存器作用：暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和解決問題：

可控緩沖寄存器 LOAD高電平時使數(shù)據(jù)裝入，低電平時，數(shù)據(jù)自鎖在其中。解決問題：對于多位的寄存器，每位各自一套“L”門。不過只用一個非門，并且只有一個LOAD輸入端對于多位的寄存器，每位各自一套“L”門。不過只用一個非門，并可控緩沖寄存器的符號LOAD為其控制門CLR為高電平時則可用以清除，使其中各位變?yōu)?可控緩沖寄存器的符號移位寄存器在CLK的驅(qū)動下，將存儲的數(shù)據(jù)逐位向左或向右移動移位寄存器在CLK的驅(qū)動下，將存儲的數(shù)據(jù)逐位向左或向右移動可控移位寄存器的符號SHL——左移SHR——右移可控移位寄存器的符號計數(shù)器行波計數(shù)器同步計數(shù)器環(huán)形計數(shù)器程序計數(shù)器若干個觸發(fā)器組成的寄存器能夠把存儲在其中的數(shù)字加1計數(shù)器行波同步環(huán)形程序若干個觸發(fā)器組成的寄存器行波計數(shù)器J，K輸入端都是懸浮的各位的JK觸發(fā)器的時鐘脈沖輸入端都串有一個反相門(非門,為什么加這個門)CLR由高電位變至低電位，則計數(shù)器全部清除能不能在CLK下降沿到達(dá)時某個觸發(fā)器不翻轉(zhuǎn)？CLKQ0Q1Q2Q3行波計數(shù)器J，K輸入端都是懸浮的能不能在CLK下降沿到達(dá)時某可控計數(shù)器當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。當(dāng)COUNT為低電位時就不可能翻轉(zhuǎn)?？煽赜嫈?shù)器當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的由若干個觸發(fā)器組成的有唯一的一個位為高電位，即只有一位為1，其他各位為0環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的程序計數(shù)器是一個行波計數(shù)器(也可用同步計數(shù)器)不但可以從0開始計數(shù)，也可以將外來的數(shù)裝入其中，一個COUNT輸入端，也要有一個LOAD門程序計數(shù)器的符號程序計數(shù)器是一個行波計數(shù)器(也可用同步計數(shù)器)累加器累加器也是一個由多個觸發(fā)器組成的多位寄存器，它不進(jìn)行加法運算，而是作為ALU運算過程的代數(shù)和的臨時存儲處。

累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器。累加器的符號累加器累加器也是一個由多個觸發(fā)器組成的多位寄存器，它

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸三態(tài)輸出門三態(tài)：1、0、高阻為了提高信號傳輸線的使用效率、公用性、復(fù)用性以及簡化電路，增強(qiáng)對各部件的控制而引入三態(tài)輸出電路。①原理：≥1≥11BAEG1G25V當(dāng)E=1時

A=1則G2截止，G1導(dǎo)通則B=1（5V）A=0則G2導(dǎo)通，G1截止則B=0（0V）當(dāng)E=0時G2截止，G1截止則B處于高阻三態(tài)輸出門三態(tài)：1、0、高阻①原理：≥1≥11BAEG1②符號：③雙向輸出：ABE（enable)當(dāng)E=1時則B=A當(dāng)E=0時則B=AABCEoutEin當(dāng)Ein=1時則C=B當(dāng)Eout=1時則B=A當(dāng)Eout=0、Ein=0時則B與A、C無關(guān)④三態(tài)門（E門）與此同時裝入門（L門）一樣，可加到任何電路上，實現(xiàn)數(shù)據(jù)信號的賦值或傳遞操作。②符號：③雙向輸出：ABE（enable)當(dāng)E=1時則

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸總線1、總線：連接各部件的一組公共信號線。2、總線分類：①按總線位置：②按傳遞內(nèi)容：④按方向特性：片內(nèi)總線：芯片內(nèi)部芯片總線：各芯片間，插件內(nèi)，無標(biāo)準(zhǔn)內(nèi)部總線：各插件間，如PCI、STD、ISA等外部總線：各系統(tǒng)間，如IDE、RSC-232等數(shù)據(jù)總線：地址總線：控制總線：③按工作特性：并行總線：速度快，連線多串行總線：速度慢，連線少單向總線：雙向總線：分時復(fù)用總線：不同時鐘內(nèi)，傳遞內(nèi)容不同總線1、總線：連接各部件的一組公共信號線。2、總線分類：①設(shè)有A，B，C和D4個寄存器，它們都有L門和E門，其符號分別附以A，B，C和D的下標(biāo)。它們的數(shù)據(jù)位數(shù)，設(shè)有4位，這樣只要有4條數(shù)據(jù)線即可溝通它們之間的信息來往。

L門：控制輸入E門：控制輸出設(shè)有A，B，C和D4個寄存器，它們都有L門和E門，35總線W上，某一個時鐘節(jié)拍（CLK為正半周），只有一條電路通道。即1個寄存器L門為高電位，和另一寄存器的E門位高電位。其余各門則必須為低電位。見表2-3所示。35總線W上，某一個時鐘節(jié)拍（CLK為正半周），只有一條電路36

控制字中哪些位為高電平，哪些位為低電平，將由控制器發(fā)出并送到各個寄存器中去。

圖2-28中有兩條總線，一條稱為數(shù)據(jù)總線、另一條為控制總線，它能將控制字各位分別送到各個寄存器上去，同時能把時鐘送到各個寄存器上去。36控制字中哪些位為高電平，哪些位為低電平，

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸存儲器1、分類：只讀存儲器（ROM），隨機(jī)存儲器（RAM）2、每個八位寄存器成為一個單元，理論上都要有L門和E門。3、因而使存儲器大量的L門和E門是存儲器技術(shù)的關(guān)鍵問題。4、解決方案：用地址來替代、壓縮存儲器大量的L門和E門。5、解決方案優(yōu)點：解決了存儲器芯片引腳不足的問題。缺點：對存儲單元的操作不能在一個時鐘內(nèi)完成。1#2#3#L1L2L3E1CLKE2L3CLKCLK1#2#3#L2L3E1E2L3L1譯碼器地址：A7A6A5A4A3A2A1A0存儲芯片控制信號存儲器1、分類：只讀存儲器（ROM），隨機(jī)存儲器（RAM1K字節(jié)=1024字節(jié)1K字節(jié)=2.6.1只讀存儲器

這是用以存放固定程序的存儲器，一旦程序存放進(jìn)去之后，即不可改變。也就是說，不能再“寫”入新的字節(jié)，而只能從中“讀”出其所存儲的內(nèi)容，因此稱為只讀存儲器。2.6.1只讀存儲器

這是用以存放固定程序的存下圖是8個存儲單元，每個4位(即半個字節(jié))，所以寫成8×4ROM。(b)為通用寫法，m×nROM意即為m個存儲單元，其中每個為n位。下圖是8個存儲單元，每個4位(即半個字節(jié))，所以寫成8存儲地址寄存器(memoryaddressregister,MAR)：將所要尋找的存儲單元的地址暫存下來，以備下一條指令之用。存儲地址寄存器也是一個可控緩沖寄存器，它具有L門以控制地址的輸入。它和存儲器的聯(lián)系是雙態(tài)的，即地址一進(jìn)入MAR就立即被送到存儲器去，如圖所示。MAR和ROM的聯(lián)系存儲地址寄存器(memoryaddressregiste【例2.1】程序計數(shù)器PC，存儲地址寄存器MAR和ROM通過總線的聯(lián)系如圖所示。設(shè)控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000問：它們之間的信息是如何流通的?【例2.1】程序計數(shù)器PC，存儲地址寄存器MAR和ROM通過開機(jī)時，先令CLR=1，則PC=0000(1)第1個控制字是：

CPEPLMER=0110即EP=1，PC準(zhǔn)備放出數(shù)據(jù)；LM=1，MAR準(zhǔn)備裝入數(shù)據(jù)。在CLK正前沿到達(dá)時，CLK=1，MAR=PC=0000，PC的數(shù)據(jù)裝入MAR，同時MAR立即指向ROM的第一地址，即選中了ROM中的R0存儲單元。開機(jī)時，先令CLR=1，則PC=0000(2)第2個控制字是：

CPEPLMER=0001即ER=1，令ROM放出數(shù)據(jù)。當(dāng)ER為高電位，R0中的8位數(shù)據(jù)就被送入到W總線上去。這樣的動作，不需等待時鐘脈沖的同步訊號，因而稱為異步動作。(2)第2個控制字是：(3)第3個控制字是：

CPEPLMER=1000即CP=1，這是命令PC加1，所以PC=0001。這是在取數(shù)周期完了時，要求PC進(jìn)一步，以便為下一條指令準(zhǔn)備條件。(3)第3個控制字是：隨機(jī)存儲器隨時讀/寫數(shù)據(jù)，每一單元相當(dāng)于可控緩沖寄存器。①、動態(tài)RAM：常用電容作為記憶元件。靜態(tài)RAM：常用雙極型晶體管觸發(fā)器作為記憶元件。②

、原理：0#:00B1#:01B2#:10B3#:11B11&&&&&&&&&&&&&&&&1A1A1A0A0MEWEDIND7D6D5D4D3D2D1D0DOUT:D7D6D5D4D3D2D1D0L0E0L1E1L2E2L3E3當(dāng)ME=1時WE=0則讀出WE=1則寫入當(dāng)ME=0時無論WE=0還是WE=1，DIN（DOUT）與D都高阻。譯碼器隨機(jī)存儲器隨時讀/寫數(shù)據(jù)，每一單元相當(dāng)于可控緩沖寄存器。①

RAM的符號A——地址線；DIN——要寫入的數(shù)據(jù)；DOUT——要讀出的數(shù)據(jù)；ME——選通此RAM的E門；WE——數(shù)據(jù)讀\寫控制。RAM的符號存儲器數(shù)據(jù)寄存器(memorydataregister，MDR)將要寫入RAM中去的數(shù)據(jù)暫存寄MDR中，以等待控制器發(fā)出WE=1的命令到來時，才能寫入RAM中去。MDR和MAR以及RAM的聯(lián)系如圖所示。存儲器數(shù)據(jù)寄存器(memorydataregister，【例2.2】一個微型計算機(jī)的一部分如圖2.36所示，其工作程序分析如圖。這一部分系統(tǒng)圖是用來分析將數(shù)據(jù)I0裝入到RAM中去的過程的。設(shè)要寫入到RAM中去的數(shù)據(jù)為：I0=1100

0001

1001(共12位)這部分的控制字為：CON=CPEPLMWEMELDLIEI(共8位)已設(shè)計好的控制字的次序如下：

CON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)【例2.2】一個微型計算機(jī)的一部分如圖2.36所示，其工作程CON=CPEPLMWEMELDLIEICON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)CON=CPEPLMWEMELDLIEICON1=0CON=CPEPLMWEMELDLIEICON1=0110

0000PC

MARCLR已經(jīng)接受過高電位，PC=0000

0000當(dāng)CLK的前沿一到時：MAR=PC=0000

0000這是指出存儲器RAM中第一個存儲單元R0的地址。CON=CPEPLMWEMELDLIEIPCCON=CPEPLMWEMELDLIEICON2=0000

0010LI=1，為輸入寄存器作好準(zhǔn)備，以便輸入數(shù)據(jù)I0。當(dāng)?shù)?個CLK的前沿到達(dá)時，I=I0=1100

0001

1001(C1916)CON=CPEPLMWEMELDLIEILI=1，為輸入寄CON=CPEPLMWEMELDLIEICON3=0000

0101LD=1，MDR準(zhǔn)備接受數(shù)據(jù)；EI=1，I準(zhǔn)備放出數(shù)據(jù)。當(dāng)?shù)?個CLK的前沿到達(dá)時，MDR=I=I0=1100

0001

1001CON=CPEPLMWEMELDLIEILD=1，MDR準(zhǔn)CON=CPEPLMWEMELDLIEICON4=0001

1000WE=1且ME=1，RAM開始“寫入”的動作。RAM是異步工作的WE=1及ME=1時，RAM中的第一個存儲單元R0即接受來自暫存于MDR的數(shù)據(jù)I0，即R0=MDR=I0=1100

0001

1001CON=CPEPLMWEMELDLIEIWE=1且ME=1CON=CPEPLMWEMELDLIEICON5=1000

0000CP=1PC加1的指令。在第4個CLK的前沿到達(dá)時，

PC=0000

0001(0116)整個過程：把外圍設(shè)備的數(shù)據(jù)(輸入字)裝入到計算機(jī)的內(nèi)存中去

即R0=I0CON=CPEPLMWEMELDLIEICP=1整個過程作業(yè)2.1ALU是什么部件?它能完成什么運算功能?試畫出其符號。2.2觸發(fā)器、寄存器及存儲器之間有什么關(guān)系?請畫出這幾種器件的符號。2.3試述下列器件的功能，并畫出它們的符號：可控計數(shù)器、環(huán)形計數(shù)器、程序計數(shù)器。2.4累加器有何用處?畫出其符號。2.5三態(tài)輸出電路有何意義?其符號如何畫?2.6何謂L門及E門?它們在總線結(jié)構(gòu)中有何用處?2.7控制字是什么意義?試舉個例子說明之。2.8ROM和RAM各有何特點和用處?作業(yè)2.1ALU是什么部件?它能完成什么運算功能?試畫出ThankYou!ThankYou!第二講微型計算機(jī)的基本組成電路曾鐵軍第二講微型計算機(jī)的基本組成電路曾鐵軍主要內(nèi)容

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6主要內(nèi)容算術(shù)邏輯單元1觸發(fā)器2寄存器3算術(shù)邏輯單元A和B為兩個二進(jìn)制數(shù)S為其運算結(jié)果control為控制信號功能之一：邏輯運算功能之二：數(shù)值運算算術(shù)邏輯單元A和B為兩個二進(jìn)制數(shù)S為其運算結(jié)果control

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸觸發(fā)器記憶裝置的基本單元，可以組成寄存器，寄存器又可以組成存儲器D觸發(fā)器

JK觸發(fā)器RS觸發(fā)器

觸發(fā)器記憶裝置的基本單元，可以組成寄存器，寄存器又可以組成存RS觸發(fā)器置位：S=1且R=0，Q=1(Q=0)復(fù)位：S=0且R=1，Q=0(Q=1)ClicktoaddTextClicktoaddTextClicktoaddText兩個與非門組成ClicktoaddTextClicktoaddTextClicktoaddText問題：不定狀態(tài)多個觸發(fā)器之間的同步RS觸發(fā)器置位：S=1且R=0，Q=1(Q=0)Click問題之一：多個RS觸發(fā)器之間的同步時標(biāo)RS觸發(fā)器——為了使觸發(fā)器在整個機(jī)器中能和其他部件協(xié)調(diào)工作，RS觸發(fā)器經(jīng)常有外加的時標(biāo)脈沖新問題——電平能嚴(yán)格同步嗎預(yù)置數(shù)問題之一：多個RS觸發(fā)器之間的同步時標(biāo)RS觸發(fā)器——新問題—D觸發(fā)器（解決不定狀態(tài)）消除RS觸發(fā)器不定狀態(tài)減小RS觸發(fā)器置位或者復(fù)位多個輸入的問題D觸發(fā)器（解決不定狀態(tài)）消除RS觸發(fā)器不定狀態(tài)多個D觸發(fā)器之間的同步多個D觸發(fā)器之間的同步觸發(fā)器的預(yù)置和清除

在一些電路中，有時需要預(yù)先給某個觸發(fā)器置位(即置1)或清除(即置0)，而與時標(biāo)脈沖以及D輸入端信號無關(guān)，這就是所謂預(yù)置和清除。觸發(fā)器的預(yù)置和清除 在一些電路中，有時需要預(yù)先給某個觸發(fā)器邊緣觸發(fā)的D觸發(fā)器符號邊緣觸發(fā)的D觸發(fā)器符號JK觸發(fā)器計數(shù)：對什么計數(shù)（時標(biāo)CLK，與J、K無關(guān)）JK觸發(fā)器是理想的計數(shù)器注意：圖2.10中RS觸發(fā)器是由兩個與非門實現(xiàn)JK觸發(fā)器計數(shù)：對什么計數(shù)（時標(biāo)CLK，與J、K無關(guān)）J=0K=0保持閉鎖J=0K=1復(fù)位動作J=1K=1狀態(tài)翻轉(zhuǎn)J、K懸空？J=1K=0置位動作JK觸發(fā)器動作行為分析J=0J=0J=1J=1JK觸發(fā)器動作行為分析JK觸發(fā)器符號JK觸發(fā)器符號

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸寄存器緩沖寄存器暫存數(shù)據(jù)移位寄存器向左或右移位計數(shù)器累計脈沖累加器暫存ALU中間結(jié)果寄存器(register)是由觸發(fā)器組成的一個觸發(fā)器就是一個一位寄存器寄存器緩沖暫存數(shù)據(jù)移位向左或右移位計數(shù)器累計脈沖累加器暫存A緩沖寄存器

作用：暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其它記憶元件中去。下圖位一個四位寄存器電路原理圖問題：如果某一位在時間節(jié)拍到時不想輸出怎么辦？緩沖寄存器作用：暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和解決問題：

可控緩沖寄存器 LOAD高電平時使數(shù)據(jù)裝入，低電平時，數(shù)據(jù)自鎖在其中。解決問題：對于多位的寄存器，每位各自一套“L”門。不過只用一個非門，并且只有一個LOAD輸入端對于多位的寄存器，每位各自一套“L”門。不過只用一個非門，并可控緩沖寄存器的符號LOAD為其控制門CLR為高電平時則可用以清除，使其中各位變?yōu)?可控緩沖寄存器的符號移位寄存器在CLK的驅(qū)動下，將存儲的數(shù)據(jù)逐位向左或向右移動移位寄存器在CLK的驅(qū)動下，將存儲的數(shù)據(jù)逐位向左或向右移動可控移位寄存器的符號SHL——左移SHR——右移可控移位寄存器的符號計數(shù)器行波計數(shù)器同步計數(shù)器環(huán)形計數(shù)器程序計數(shù)器若干個觸發(fā)器組成的寄存器能夠把存儲在其中的數(shù)字加1計數(shù)器行波同步環(huán)形程序若干個觸發(fā)器組成的寄存器行波計數(shù)器J，K輸入端都是懸浮的各位的JK觸發(fā)器的時鐘脈沖輸入端都串有一個反相門(非門,為什么加這個門)CLR由高電位變至低電位，則計數(shù)器全部清除能不能在CLK下降沿到達(dá)時某個觸發(fā)器不翻轉(zhuǎn)？CLKQ0Q1Q2Q3行波計數(shù)器J，K輸入端都是懸浮的能不能在CLK下降沿到達(dá)時某可控計數(shù)器當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。當(dāng)COUNT為低電位時就不可能翻轉(zhuǎn)?？煽赜嫈?shù)器當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的由若干個觸發(fā)器組成的有唯一的一個位為高電位，即只有一位為1，其他各位為0環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的程序計數(shù)器是一個行波計數(shù)器(也可用同步計數(shù)器)不但可以從0開始計數(shù)，也可以將外來的數(shù)裝入其中，一個COUNT輸入端，也要有一個LOAD門程序計數(shù)器的符號程序計數(shù)器是一個行波計數(shù)器(也可用同步計數(shù)器)累加器累加器也是一個由多個觸發(fā)器組成的多位寄存器，它不進(jìn)行加法運算，而是作為ALU運算過程的代數(shù)和的臨時存儲處。

累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器。累加器的符號累加器累加器也是一個由多個觸發(fā)器組成的多位寄存器，它

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸三態(tài)輸出門三態(tài)：1、0、高阻為了提高信號傳輸線的使用效率、公用性、復(fù)用性以及簡化電路，增強(qiáng)對各部件的控制而引入三態(tài)輸出電路。①原理：≥1≥11BAEG1G25V當(dāng)E=1時

A=1則G2截止，G1導(dǎo)通則B=1（5V）A=0則G2導(dǎo)通，G1截止則B=0（0V）當(dāng)E=0時G2截止，G1截止則B處于高阻三態(tài)輸出門三態(tài)：1、0、高阻①原理：≥1≥11BAEG1②符號：③雙向輸出：ABE（enable)當(dāng)E=1時則B=A當(dāng)E=0時則B=AABCEoutEin當(dāng)Ein=1時則C=B當(dāng)Eout=1時則B=A當(dāng)Eout=0、Ein=0時則B與A、C無關(guān)④三態(tài)門（E門）與此同時裝入門（L門）一樣，可加到任何電路上，實現(xiàn)數(shù)據(jù)信號的賦值或傳遞操作。②符號：③雙向輸出：ABE（enable)當(dāng)E=1時則

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸總線1、總線：連接各部件的一組公共信號線。2、總線分類：①按總線位置：②按傳遞內(nèi)容：④按方向特性：片內(nèi)總線：芯片內(nèi)部芯片總線：各芯片間，插件內(nèi)，無標(biāo)準(zhǔn)內(nèi)部總線：各插件間，如PCI、STD、ISA等外部總線：各系統(tǒng)間，如IDE、RSC-232等數(shù)據(jù)總線：地址總線：控制總線：③按工作特性：并行總線：速度快，連線多串行總線：速度慢，連線少單向總線：雙向總線：分時復(fù)用總線：不同時鐘內(nèi)，傳遞內(nèi)容不同總線1、總線：連接各部件的一組公共信號線。2、總線分類：①設(shè)有A，B，C和D4個寄存器，它們都有L門和E門，其符號分別附以A，B，C和D的下標(biāo)。它們的數(shù)據(jù)位數(shù)，設(shè)有4位，這樣只要有4條數(shù)據(jù)線即可溝通它們之間的信息來往。

L門：控制輸入E門：控制輸出設(shè)有A，B，C和D4個寄存器，它們都有L門和E門，93總線W上，某一個時鐘節(jié)拍（CLK為正半周），只有一條電路通道。即1個寄存器L門為高電位，和另一寄存器的E門位高電位。其余各門則必須為低電位。見表2-3所示。35總線W上，某一個時鐘節(jié)拍（CLK為正半周），只有一條電路94

控制字中哪些位為高電平，哪些位為低電平，將由控制器發(fā)出并送到各個寄存器中去。

圖2-28中有兩條總線，一條稱為數(shù)據(jù)總線、另一條為控制總線，它能將控制字各位分別送到各個寄存器上去，同時能把時鐘送到各個寄存器上去。36控制字中哪些位為高電平，哪些位為低電平，

算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結(jié)構(gòu)5存儲器6算術(shù)邏輯單元1觸發(fā)器2寄存器3三態(tài)輸存儲器1、分類：只讀存儲器（ROM），隨機(jī)存儲器（RAM）2、每個八位寄存器成為一個單元，理論上都要有L門和E門。3、因而使存儲器大量的L門和E門是存儲器技術(shù)的關(guān)鍵問題。4、解決方案：用地址來替代、壓縮存儲器大量的L門和E門。5、解決方案優(yōu)點：解決了存儲器芯片引腳不足的問題。缺點：對存儲單元的操作不能在一個時鐘內(nèi)完成。1#2#3#L1L2L3E1CLKE2L3CLKCLK1#2#3#L2L3E1E2L3L1譯碼器地址：A7A6A5A4A3A2A1A0存儲芯片控制信號存儲器1、分類：只讀存儲器（ROM），隨機(jī)存儲器（RAM1K字節(jié)=1024字節(jié)1K字節(jié)=2.6.1只讀存儲器

這是用以存放固定程序的存儲器，一旦程序存放進(jìn)去之后，即不可改變。也就是說，不能再“寫”入新的字節(jié)，而只能從中“讀”出其所存儲的內(nèi)容，因此稱為只讀存儲器。2.6.1只讀存儲器

這是用以存放固定程序的存下圖是8個存儲單元，每個4位(即半個字節(jié))，所以寫成8×4ROM。(b)為通用寫法，m×nROM意即為m個存儲單元，其中每個為n位。下圖是8個存儲單元，每個4位(即半個字節(jié))，所以寫成8存儲地址寄存器(memoryaddressregister,MAR)：將所要尋找的存儲單元的地址暫存下來，以備下一條指令之用。存儲地址寄存器也是一個可控緩沖寄存器，它具有L門以控制地址的輸入。它和存儲器的聯(lián)系是雙態(tài)的，即地址一進(jìn)入MAR就立即被送到存儲器去，如圖所示。MAR和ROM的聯(lián)系存儲地址寄存器(memoryaddressregiste【例2.1】程序計數(shù)器PC，存儲地址寄存器MAR和ROM通過總線的聯(lián)系如圖所示。設(shè)控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000問：它們之間的信息是如何流通的?【例2.1】程序計數(shù)器PC，存儲地址寄存器MAR和ROM通過開機(jī)時，先令CLR=1，則PC=0000(1)第1個控制字是：

CPEPLMER=0110即EP=1，PC準(zhǔn)備放出數(shù)據(jù)；LM=1，MAR準(zhǔn)備裝入數(shù)據(jù)。在CLK正前沿到達(dá)時，CLK=1，MAR=PC=0000，PC的數(shù)據(jù)裝入MAR，同時MAR立即指向ROM的第一地址，即選中了ROM中的R0存儲單元。開機(jī)時，先令CLR=1，則PC=0000(2)第2個控制字是：

CPEPLMER=0001即ER=1，令ROM放出數(shù)據(jù)。當(dāng)ER為高電位，R0中的8位數(shù)據(jù)就被送入到W總線上去。這樣的動作，不需等待時鐘脈沖的同步訊號，因而稱為異步動作。(2)第2個控制字是：(3)第3個控制字是：

CPEPLMER=1000即CP=1，這是命令PC加1，所以PC=0001。這是在取數(shù)周期完了時，要求PC進(jìn)一步，以便為下一條指令準(zhǔn)備條件。(3)第3個控制字是：隨機(jī)存儲器隨時讀/寫數(shù)據(jù)，每一單元相當(dāng)于可控緩沖寄存器。①、動態(tài)RAM：常用電容作為記憶元件。靜態(tài)RAM：常用雙極型晶體管觸發(fā)器作為記憶元件。②

、原理：0#:00B1#:01B2#:10B3#:11B11&&&&&&&&&&&&&&&&1A1A1A0A0MEWEDIND7D6D5D4D3D2D1D0DOUT:D7D6D5D4D3D2D1D0L0E0L1E1L2E2L3E3當(dāng)ME=1時WE=0則讀出WE=1則寫入當(dāng)ME=0時無論WE=0還是WE=1，DIN（DOUT）與D都高阻。譯碼器隨機(jī)存儲器隨時讀/寫數(shù)據(jù)，每一單元相當(dāng)于可控緩沖寄存器。①

RAM的符號A——地址線；DIN——要寫入的數(shù)據(jù)；DOUT——要讀出的數(shù)據(jù)；ME——選通此RAM的E門；WE——數(shù)據(jù)讀\寫控制。RAM的符號存儲器數(shù)據(jù)寄存器(memorydataregister，MDR)將要寫入RAM中去的數(shù)據(jù)暫存寄MDR中，以等待控制器發(fā)出WE=1的命令到來時，才能寫入RAM中去。MDR和MAR以及RAM的聯(lián)系如圖所示。存儲器數(shù)據(jù)寄存器(memorydataregister，【例2.2】一個微型計算機(jī)的一部分如圖2.36所示，其工作程序分析如圖。這一部分系統(tǒng)圖是用來分析將數(shù)據(jù)I0裝入到RAM中去的過程的。設(shè)要寫入到RAM中去的數(shù)據(jù)為：I0=1100

0001

1001(共12位)這部分的控制字為：CON=CPEPLMWEMELDLIEI(共8位)已設(shè)計好的控制字的次序如下：

CON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000