基于sopc的鎖相環(huán)設(shè)計(jì)班級(jí):XXX姓名:XXX 學(xué)號(hào):XXX目錄基于sopc的鎖相環(huán)設(shè)計(jì) 3摘要 3關(guān)鍵字：全數(shù)字鎖相環(huán)、環(huán)路鑒相器、濾波器、數(shù)控振蕩器 31.引言 42.鎖相環(huán)簡(jiǎn)介 42.1鎖相環(huán)的工作原理： 42.2.鎖相環(huán)的分類(lèi) 42.3鎖相環(huán)的應(yīng)用 53.SOPC簡(jiǎn)介 63.1SOPC研究方向 63.2SOPC的技術(shù)內(nèi)容 63.3SOPC的應(yīng)用 74.基于SOPC的鎖相環(huán)設(shè)計(jì) 84.1全數(shù)字鎖相環(huán) 84.2全數(shù)字鎖相環(huán)工作原理 94.3全數(shù)字鎖相環(huán)的VHDL設(shè)計(jì) 95．結(jié)語(yǔ) 16基于sopc的鎖相環(huán)設(shè)計(jì)摘要本次研究的是基于sopc的鎖相環(huán)設(shè)計(jì)，鎖相環(huán)是指一種電路或者模塊，它用于在通信的接收機(jī)中，其作用是對(duì)接收到的信號(hào)進(jìn)行處理，并從其中提取某個(gè)時(shí)鐘的相位信息?；蛘哒f(shuō)，對(duì)于接收到的信號(hào)，仿制一個(gè)時(shí)鐘信號(hào)，使得這兩個(gè)信號(hào)從某種角度來(lái)看是同步的（或者說(shuō)，相干的）。由于鎖定情形下（即完成捕捉后），該仿制的時(shí)鐘信號(hào)相對(duì)于接收到的信號(hào)中的時(shí)鐘信號(hào)具有一定的相差，所以很形象地稱(chēng)其為鎖相器。鎖相環(huán)最初用于改善電視接收機(jī)的行同步和幀同步，以提高抗干擾能力。20世紀(jì)50年代后期隨著空間技術(shù)的發(fā)展，鎖相環(huán)用于對(duì)宇宙飛行目標(biāo)的跟蹤、遙測(cè)和遙控。60年代初隨著數(shù)字通信系統(tǒng)的發(fā)展，鎖相環(huán)應(yīng)用愈廣，例如為相干解調(diào)提取參考載波、建立位同步等。具有門(mén)限擴(kuò)展能力的調(diào)頻信號(hào)鎖相鑒頻器也是在60年代初發(fā)展起來(lái)的。在電子儀器方面，鎖相環(huán)在頻率合成器和相位計(jì)等儀器中起了重要作用。關(guān)鍵字：全數(shù)字鎖相環(huán)、環(huán)路鑒相器、濾波器、數(shù)控振蕩器1.引言鎖相環(huán)的英文全稱(chēng)是Phase-LockedLoop，簡(jiǎn)稱(chēng)PLL。其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱(chēng)的由來(lái)。鎖相環(huán)在通信、雷達(dá)、測(cè)量和自動(dòng)化控制等領(lǐng)域應(yīng)用極為廣泛，隨著電子技術(shù)向數(shù)字化方向發(fā)展，需要采用數(shù)字方式實(shí)現(xiàn)信號(hào)的鎖相處理。因此，對(duì)全數(shù)字鎖相環(huán)的研究和應(yīng)用得到了越來(lái)越多的關(guān)注。在數(shù)據(jù)采集系統(tǒng)中，鎖相環(huán)是一種非常有用的同步技術(shù)，因?yàn)橥ㄟ^(guò)鎖相環(huán)，可以使得不同的數(shù)據(jù)采集板卡共享同一個(gè)采樣時(shí)鐘。因此，所有板卡上各自的本地80MHz和20MHz時(shí)基的相位都是同步的，從而采樣時(shí)鐘也是同步的。因?yàn)槊繅K板卡的采樣時(shí)鐘都是同步的，所以都能?chē)?yán)格地在同一時(shí)刻進(jìn)行數(shù)據(jù)采集。鎖相環(huán)路是一個(gè)相位反饋?zhàn)詣?dòng)控制系統(tǒng)。它由以下三個(gè)基本部件組成：鑒相器（PD）、環(huán)路濾波器（LPF）和壓控振蕩器（VCO）。2.鎖相環(huán)簡(jiǎn)介2.1鎖相環(huán)的工作原理：鎖相環(huán)可用來(lái)實(shí)現(xiàn)輸出和輸入兩個(gè)信號(hào)之間的相位同步。當(dāng)沒(méi)有基準(zhǔn)（參考）輸入信號(hào)時(shí)，環(huán)路濾波器的輸出為零（或?yàn)槟骋还潭ㄖ担＿@時(shí)，壓控振蕩器按其固有頻率fv進(jìn)行自由振蕩。當(dāng)有頻率為fR的參考信號(hào)輸入時(shí)，uR和uv同時(shí)加到鑒相器進(jìn)行鑒相。如果fR和fv相差不大，鑒相器對(duì)uR和uv進(jìn)行鑒相的結(jié)果，輸出一個(gè)與uR和uv的相位差成正比的誤差電壓ud，再經(jīng)過(guò)環(huán)路濾波器濾去ud中的高頻成分，輸出一個(gè)控制電壓uc，uc將使壓控振蕩器的頻率fv（和相位）發(fā)生變化，朝著參考輸入信號(hào)的頻率靠攏，最后使fv=fR，環(huán)路鎖定。環(huán)路一旦進(jìn)入鎖定狀態(tài)后，壓控振蕩器的輸出信號(hào)與環(huán)路的輸入信號(hào)（參考信號(hào)）之間只有一個(gè)固定的穩(wěn)態(tài)相位差，而沒(méi)有頻差存在。這時(shí)我們就稱(chēng)環(huán)路已被鎖定。環(huán)路的鎖定狀態(tài)是對(duì)輸入信號(hào)的頻率和相位不變而言的，若環(huán)路輸入的是頻率和相位不斷變化的信號(hào)，而且環(huán)路能使壓控振蕩器的頻率和相位不斷地跟蹤輸入信號(hào)的頻率和相位變化，則這時(shí)環(huán)路所處的狀態(tài)稱(chēng)為跟蹤狀態(tài)。鎖相環(huán)路在鎖定后，不僅能使輸出信號(hào)頻率與輸入信號(hào)頻率嚴(yán)格同步，而且還具有頻率跟蹤特性，所以它在電子技術(shù)的各個(gè)領(lǐng)域中都有著廣泛的應(yīng)用。2.2.鎖相環(huán)的分類(lèi)鎖相環(huán)分為模擬鎖相環(huán)電路和數(shù)字鎖相環(huán)電路。模擬鎖相環(huán)主要由相位參考提取電路、壓控振蕩器、相位比較器、控制電路等組成。壓控振蕩器輸出的是與需要頻率很接近的等幅信號(hào)，把它和由相位參考提取電路從信號(hào)中提取的參考信號(hào)同時(shí)送入相位比較器，用比較形成的誤差通過(guò)控制電路使壓控振蕩器的頻率向減小誤差絕對(duì)值的方向連續(xù)變化，實(shí)現(xiàn)鎖相，從而達(dá)到同步。數(shù)字鎖相環(huán)主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補(bǔ)抹門(mén)等組成。分頻器輸出的信號(hào)頻率與所需頻率十分接近，把它和從信號(hào)中提取的相位參考信號(hào)同時(shí)送入相位比較器，比較結(jié)果示出本地頻率高了時(shí)就通過(guò)補(bǔ)抹門(mén)抹掉一個(gè)輸入分頻器的脈沖，相當(dāng)于本地振蕩頻率降低；相反，若示出本地頻率低了時(shí)就在分頻器輸入端的兩個(gè)輸入脈沖間插入一個(gè)脈沖，相當(dāng)于本地振蕩頻率上升，從而達(dá)到同步。2.3鎖相環(huán)的應(yīng)用2.3.1鎖相環(huán)在調(diào)制和解調(diào)中的應(yīng)用i來(lái)控制載波信號(hào)uC的參數(shù)，使載波信號(hào)的某一個(gè)參數(shù)隨輸入信號(hào)的變化而變化。載波信號(hào)的參數(shù)有幅度、頻率和位相，所以，調(diào)制有調(diào)幅（AM）、調(diào)頻（FM）和調(diào)相（PM）三種。O還原成原信號(hào)ui。2.3.2鎖相環(huán)在調(diào)頻和解調(diào)電路中的應(yīng)用0相等時(shí)，壓控振蕩器輸出信號(hào)的頻率將保持ω0不變。若壓控振蕩器的輸入信號(hào)除了有鎖相環(huán)低通濾波器輸出的信號(hào)uc外，還有調(diào)制信號(hào)ui，則壓控振蕩器輸出信號(hào)的頻率就是以ω0為中心，隨調(diào)制信號(hào)幅度的變化而變化的調(diào)頻波信號(hào)。由此可得調(diào)頻電路可利用鎖相環(huán)來(lái)組成2.3.3鎖相環(huán)在SDH網(wǎng)絡(luò)中的應(yīng)用SDH(同步數(shù)字系列)是光同步數(shù)字傳輸技術(shù)，它以獨(dú)特的幀結(jié)構(gòu)把數(shù)字流包封成STM(同步傳輸模式)信號(hào)進(jìn)行傳輸，根據(jù)不同的需求，傳輸速率有不同的等級(jí)(STM-N，N=1／4／16／64，分別為155Mbit／s、622Mbit／s、2.5Gbit／s和2.5Gbit／s)。許多不同格式的業(yè)務(wù)都可以通過(guò)包封成STM的幀結(jié)構(gòu)在SDH網(wǎng)絡(luò)中傳輸，比如PDH、IP和ATM等，現(xiàn)階段在數(shù)據(jù)傳輸領(lǐng)域SDH技術(shù)被廣泛地應(yīng)用。SDH網(wǎng)絡(luò)作為數(shù)字網(wǎng)，傳輸?shù)臄?shù)據(jù)都是數(shù)字流，這種特性要求網(wǎng)絡(luò)必須是同步的，即網(wǎng)絡(luò)中的所有交換節(jié)點(diǎn)的時(shí)鐘頻率和相位都被控制在預(yù)先確定的容差范圍內(nèi)，以便使網(wǎng)內(nèi)各交換節(jié)點(diǎn)的全部數(shù)字流實(shí)現(xiàn)正確有效的交換，否則會(huì)在數(shù)字交換機(jī)的緩存器中產(chǎn)生信息比特的溢出和取空，導(dǎo)致數(shù)字流的滑動(dòng)損傷，造成數(shù)據(jù)出錯(cuò)。在同步技術(shù)中，鎖相環(huán)的應(yīng)用十分廣泛，尤其是在數(shù)字通信領(lǐng)域，鎖相環(huán)更是發(fā)揮了極大的作用。本文從分析鎖相環(huán)的特性開(kāi)始，詳細(xì)介紹了鎖相環(huán)在SDH同步網(wǎng)絡(luò)中的應(yīng)用。3.SOPC簡(jiǎn)介3.1SOPC研究方向3.1.1基于FPGA嵌入IP硬核的應(yīng)用。這種SOPC系統(tǒng)是指在FPGA中預(yù)先植入處理器。這使得FPGA靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有機(jī)地結(jié)合在一起，高效地實(shí)現(xiàn)SOPC系統(tǒng)。3.1.2基于FPGA嵌入IP軟核的應(yīng)用。這種SOPC系統(tǒng)是指在FPGA中植入軟核處理器，如：NIOSII核等。用戶(hù)可以根據(jù)設(shè)計(jì)的要求，利用相應(yīng)的EDA工具，對(duì)NIOSII及其外圍設(shè)備進(jìn)行構(gòu)建，使該嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等方面全面滿足用戶(hù)系統(tǒng)設(shè)計(jì)的要求。3.1.3基于HardCopy技術(shù)的應(yīng)用。這種SOPC系統(tǒng)是指將成功實(shí)現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過(guò)特定的技術(shù)直接向ASIC轉(zhuǎn)化。把大容量FPGA的靈活性和ASIC的市場(chǎng)優(yōu)勢(shì)結(jié)合起來(lái)，實(shí)現(xiàn)對(duì)于有較大批量要求并對(duì)成本敏感的電子產(chǎn)品，避開(kāi)了直接設(shè)計(jì)ASIC的困難。3.2SOPC的技術(shù)內(nèi)容SOPC設(shè)計(jì)技術(shù)涵蓋了嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的全部?jī)?nèi)容，除了以處理器和實(shí)時(shí)多任務(wù)操作系統(tǒng)（RTOS）為中心的軟件設(shè)計(jì)技術(shù)、以PCB和信號(hào)完整性分析為基礎(chǔ)的高速電路設(shè)計(jì)技術(shù)以外，SOPC還涉及以引起普遍關(guān)注的軟硬件協(xié)同設(shè)計(jì)技術(shù)。由于SOPC的主要邏輯設(shè)計(jì)是在可編程邏輯器件內(nèi)部進(jìn)行，而B(niǎo)GA封裝已被廣泛應(yīng)用在微封裝領(lǐng)域中，傳統(tǒng)的調(diào)試設(shè)備，如：邏輯分析儀和數(shù)字示波器，已很難進(jìn)行直接測(cè)試分析，因此，必將對(duì)以仿真技術(shù)為基礎(chǔ)的軟硬件協(xié)同設(shè)計(jì)技術(shù)提出更高的要求。同時(shí)，新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來(lái)，如Xilinx公司的片內(nèi)邏輯分析儀ChipScopeILA就是一種價(jià)廉物美的片內(nèi)實(shí)時(shí)調(diào)試工具。3.3SOPC的應(yīng)用3.3.1系統(tǒng)算法的基本原理系統(tǒng)算法實(shí)現(xiàn)流程。首先，針對(duì)本系統(tǒng)圖像處理的要求與算法實(shí)現(xiàn)特點(diǎn)進(jìn)行軟硬件劃分。圖像預(yù)處理部分所需要處理的數(shù)據(jù)量比較大，但算法相對(duì)簡(jiǎn)單，可以通過(guò)FPGA自定義相應(yīng)的IP模塊，采用硬件的方式實(shí)現(xiàn)；后續(xù)處理部分由于算法相對(duì)復(fù)雜，用硬件實(shí)現(xiàn)比較困難，而且其數(shù)據(jù)處理量不大，所以采用在NiosII軟核中以軟件的方式實(shí)現(xiàn)。最后編寫(xiě)系統(tǒng)控制軟件對(duì)整個(gè)系統(tǒng)進(jìn)行控制使軟硬件協(xié)同工作。3.3.2系統(tǒng)硬件的設(shè)計(jì)方案本系統(tǒng)硬件開(kāi)發(fā)板通過(guò)PCI橋與PC機(jī)相連，原始圖片保存在PC機(jī)中。PCI-Avalon橋是PC機(jī)與FPGA開(kāi)發(fā)板的通信接口，圖像數(shù)據(jù)經(jīng)過(guò)PCI-Avalon橋進(jìn)入系統(tǒng)處理模塊。Sdram管理控制器用來(lái)管理和控制Sdram中的數(shù)據(jù)存取?？刂齐娐酚脕?lái)控制與協(xié)調(diào)各個(gè)外設(shè)的運(yùn)行，實(shí)現(xiàn)狀態(tài)控制與數(shù)據(jù)傳輸?shù)然静僮?，包括讀取Sdram中保存的圖像數(shù)據(jù)，控制圖像處理各模塊。Sdram用來(lái)保存圖像數(shù)據(jù)。原始圖像數(shù)據(jù)最初由PC機(jī)下載到Sdram中，再通過(guò)Sdram管理控制器傳輸給各處理模塊依次處理。處理后的圖像數(shù)據(jù)仍然通過(guò)Sdram管理控制器返回Sdram中保存。最后通過(guò)PCI橋把最終圖像返回到PC機(jī)。3.3.3系統(tǒng)軟件的設(shè)計(jì)本系統(tǒng)的控制流程相對(duì)簡(jiǎn)單，因此在NiosII軟核中沒(méi)有內(nèi)嵌操作系統(tǒng)，而是通過(guò)IO操作調(diào)用中斷的方式實(shí)現(xiàn)運(yùn)行狀態(tài)的控制、數(shù)據(jù)通信、協(xié)調(diào)外設(shè)等基本操作，控制系統(tǒng)各硬件模塊，使系統(tǒng)軟硬件協(xié)同工作。整個(gè)系統(tǒng)搭建成功之后，在PC機(jī)上編寫(xiě)應(yīng)用程序?qū)φ麄€(gè)SOPC系統(tǒng)的運(yùn)行進(jìn)行控制。3.3.4根據(jù)所采集到的圖像的特點(diǎn)，本文采用3×3的模板實(shí)現(xiàn)中值濾波，這種方法不僅可以濾除圖像中的噪聲，而且可以將邊緣信息很好的保留下來(lái)。一般求取中值的方法是采用取冒泡法排序，但這種算法并不適合硬件實(shí)現(xiàn)。考慮到硬件實(shí)現(xiàn)的特點(diǎn)和效率，本文采用了一種全新的求取中值的算法，其原理如圖3所示。其中max、mid、min分別表示三輸入的最大值、中值和最小值比較器。最后經(jīng)幾輪比較后求得中值。3.3.5邊緣提取采用Roberts算子。Roberts邊緣檢測(cè)算子利用局部差分算子尋找邊緣。由于待處理圖像特征明顯，采用經(jīng)驗(yàn)閾值法對(duì)圖像進(jìn)行二值化，算法簡(jiǎn)單、實(shí)現(xiàn)方便。3.3.6本文的邊緣是建立在二值化之后的，因此處理的圖像都是二值化的，邊緣非常清晰，不需要太復(fù)雜的算法。這里采用兩個(gè)3×3模板作乘積，如圖所示，X為待處理像素。如果模板乘積不為0，于是中心象素為1，反之為0，即點(diǎn)的周?chē)谢叶葹?的象素，則保留此點(diǎn)，否則剔除。如此很容易得到二值化后點(diǎn)的單象素邊緣。3.3.7后續(xù)處理部分由于其數(shù)據(jù)處理量并不大且算法比較復(fù)雜，所以在本系統(tǒng)中，這部分算法在NiosⅡ中以軟件的方法實(shí)現(xiàn)。3.3.8系統(tǒng)測(cè)試結(jié)果的分析與總結(jié)經(jīng)測(cè)試，本系統(tǒng)所有算法用C語(yǔ)言在PC機(jī)（配置：Pentium(R)4CPU3.00GHz,512MB內(nèi)存）上實(shí)現(xiàn)，所需時(shí)間為2'12"，而本系統(tǒng)僅需30"，其中主要耗時(shí)為NiosII軟件處理部分，系統(tǒng)的硬件算法部分所耗時(shí)間不到1"。4.基于SOPC的鎖相環(huán)設(shè)計(jì)4.1全數(shù)字鎖相環(huán)隨著數(shù)字電路技術(shù)的發(fā)展，數(shù)字鎖相環(huán)在調(diào)制解調(diào)、頻率合成、FM立體聲解碼、彩色副載波同步、圖象處理等各個(gè)方面得到了廣泛的應(yīng)用。數(shù)字鎖相環(huán)不僅吸收了數(shù)字電路可靠性高、體積小、價(jià)格低等優(yōu)點(diǎn)，還解決了模擬鎖相環(huán)的直流零點(diǎn)漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點(diǎn)，此外還具有對(duì)離散樣值的實(shí)時(shí)處理能力，已成為鎖相技術(shù)發(fā)展的方向。鎖相環(huán)是一個(gè)相位反饋控制系統(tǒng)，在數(shù)字鎖相環(huán)中，由于誤差控制信號(hào)是離散的數(shù)字信號(hào)，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續(xù)的;此外，環(huán)路組成部件也全用數(shù)字電路實(shí)現(xiàn)，故而這種鎖相環(huán)就稱(chēng)之為全數(shù)字鎖相環(huán)(簡(jiǎn)稱(chēng)DPLL)。數(shù)控鎖相環(huán)的結(jié)構(gòu)框圖如圖所示，其結(jié)構(gòu)包括鑒相器，時(shí)間-數(shù)字轉(zhuǎn)換器，數(shù)字濾波器，數(shù)控振蕩器和分頻器。4.2全數(shù)字鎖相環(huán)工作原理數(shù)控鎖相環(huán)的工作原理和電荷泵鎖相環(huán)類(lèi)似。首先由鑒相器鑒出參考時(shí)鐘和反饋時(shí)鐘之間的相位差；時(shí)間-數(shù)字轉(zhuǎn)換器將鑒相器輸出的相位差，轉(zhuǎn)換成數(shù)字化相位差；然后數(shù)字濾波器根據(jù)輸入的數(shù)字化相位差，控制數(shù)控振蕩器輸出相應(yīng)頻率的高頻時(shí)鐘；高頻時(shí)鐘經(jīng)過(guò)分頻器分頻后，產(chǎn)生反饋時(shí)鐘送入鑒相器。信號(hào)在數(shù)控鎖相環(huán)中的轉(zhuǎn)換過(guò)程為“時(shí)間寬度量——數(shù)字化相位差——控制字——相位——時(shí)間寬度量……”。數(shù)控鎖相環(huán)中傳遞的信號(hào)既有模擬量，也有數(shù)字量。4.3全數(shù)字鎖相環(huán)的VHDL設(shè)計(jì)設(shè)計(jì)中數(shù)字鑒相器采用了異或門(mén)鑒相器；數(shù)字環(huán)路濾波器由變模可逆計(jì)數(shù)器構(gòu)成（模數(shù)K可預(yù)置）；數(shù)控振蕩器由加/減脈沖控制器、除N計(jì)數(shù)器構(gòu)成；還有一個(gè)可調(diào)的除H計(jì)數(shù)器。

可逆計(jì)數(shù)器和加/減脈沖控制器的時(shí)鐘頻率分別為Mf0和2Nf0。這里f0是環(huán)路的中心頻率，一般情況下M和N為2的整數(shù)冪。時(shí)鐘2Nf0

經(jīng)除H（=M/2N）計(jì)數(shù)器得到。第一部份全數(shù)字環(huán)路鑒相器異或門(mén)數(shù)字鑒相器：libraryieee;useieee.std_logic_1164.all;entityybyisport(u1,u2:instd_logic;ud:outstd_logic);endentityyby;architectureartofybyisbeginud<=u1xoru2;endarchitectureart;仿真波形延時(shí)分析異或門(mén)數(shù)字鑒相器模塊第二部分?jǐn)?shù)字環(huán)路濾波器變模可逆計(jì)數(shù)器：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityyby2isport(clk,ud,en,c,b,a:instd_logic;r1,r2:outstd_logic);endentityyby2;architecturebehaveofyby2issignalcq,k,mo:std_logic_vector(8downto0);signalcao1,cao2:std_logic;signalinstruction:std_logic_vector(2downto0);begininstruction<=c&b&a;withinstructionselectmo<="000000111"when"001","000001111"when"010","000011111"when"011","000111111"when"100","001111111"when"101","011111111"when"110","111111111"when"111","000000111"whenothers;process(clk,en,ud,k,cq)isbeginifclk'eventandclk='1'thenk<=mo;ifen='1'thenifud='0'thenifcq<kthencq<=cq+1;elsecq<=(others=>'0');endif;elseifcq>0thencq<=cq-1;elsecq<=k;endif;endif;elsecq<=(others=>'0');endif;endif;endprocess;process(en,ud,cq,k)isbeginifen='1'thenifud='0'thenifcq=kthencao1<='1';elsecao1<='0';endif;cao2<='0';elseifcq="000000000"thencao2<='1';elsecao2<='0';endif;cao1<='0';endif;elsecao1<='0';cao2<='0';endif;endprocess;r1<=cao1;r2<=cao2;endbehave;仿真波形延時(shí)分析變?？赡嬗?jì)數(shù)器生成模塊:第三部分:數(shù)控振蕩器（加/減脈沖控制器和除N計(jì)數(shù)器）：D觸發(fā)器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYyby3ISPORT(CLK,D,EN:INSTD_LOGIC;Q,QN:OUTSTD_LOGIC);ENDENTITYyby3;ARCHITECTUREbhvOFyby3ISBEGINPROCESS(CLK)BEGINIF(CLK'EVENTANDCLK='1')THENIF(EN='1')THENQ<=D;ENDIF;ENDIF;ENDPROCESS;QN<=NOTD;ENDbhv;仿真波形：延時(shí)分析生成模塊：J觸發(fā)器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYyby4ISPORT(CLK,J,K,EN:INSTD_LOGIC;Q,NQ:OUTSTD_LOGIC);ENDENTITYyby4;ARCHITECTUREbhvOFyby4ISSIGNALQ_S,NQ_S:STD_LOGIC;BEGINPROCESS(CLK,J,K)BEGINIFCLK'EVENTANDCLK='0'THENIFEN='1'THENIFJ='0'ANDK='1'THENQ_S<='0';NQ_S<='1';ELSIFJ='1'ANDK='0'THENQ_S<='1';NQ_S<='0';ELSIFJ='1'ANDK='1'THENQ_S<=NOT