半導(dǎo)體制造技術(shù)

西安交通大學(xué)微電子技術(shù)教研室

劉潤民

第3章

器件技術(shù)

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第1頁!引言用于微芯片的電子器件是在襯底上構(gòu)建的。通用的微芯片器件包括電阻、電容、熔絲、二極管和晶體管。它們在襯底上的集成是集成電路芯片制造技術(shù)的基礎(chǔ)。硅片上電子器件的形成方式被稱為結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)有成千上萬種。這里只能列舉出其中的一部分。本章將討論器件的實(shí)際形成，以了解它們在應(yīng)用中是怎樣發(fā)揮作用的。同時(shí)，本章還將對集成電路產(chǎn)品的不同分類進(jìn)行回顧。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第2頁!本章要點(diǎn)1.區(qū)別模擬和數(shù)字、有源和無源器件的不同。說明在無源器件中寄生結(jié)構(gòu)的影響；2.對PN結(jié)進(jìn)行描述，討論其重要性，并解釋其反向偏壓和正向偏壓的不同；3.描述雙極技術(shù)特征和雙極晶體管的功能、偏壓、結(jié)構(gòu)及應(yīng)用；4.描述CMOS技術(shù)的基本特征，包括場效應(yīng)晶體管、偏壓現(xiàn)象以及CMOS反相器；5.描述MOSFET增強(qiáng)型和耗盡型之間的區(qū)別；6.描述寄生晶體管的影響和CMOS閂鎖效應(yīng)的本質(zhì)；7.列舉一些集成電路產(chǎn)品，描述其各自的一些應(yīng)用。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第3頁!數(shù)字電路

數(shù)字電路在兩種性質(zhì)不同的電平信號－高電平和低電平下工作。數(shù)字電路與數(shù)字(邏輯)器件有關(guān)。數(shù)字器件（電路）可用于測量并控制事件結(jié)果：要求既有開/關(guān)型命令，又能受模擬線性電路分立增量變化的控制。這也正是今天區(qū)別模擬器件和數(shù)字器件如此困難的原因所在。高低電平準(zhǔn)確數(shù)值取決于特別的器件技術(shù)。下面是兩個(gè)邏輯電平的例子：邏輯類型高電平＝1低電平＝0TTL5VDC0.0VDCCMOS3.5VDC0.0VDC西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第4頁!集成電路中電阻結(jié)構(gòu)示例

n-Substrate

Metalcontact

FilmtyperesistorSiO2,dielectricmaterial

Metalcontactn-p-DiffusedresistorSiO2,dielectricmaterialFigure3.1

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第5頁!RECREBRBBRBCRCCRCBMetalcontactresistanceBulkresistancen+

n+p-

BaseEmitterCollectorp-SubstrateFigure3.2晶體管中寄生電阻的剖面

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第6頁!SubstrateOxidedielectricMetalcontactsSubstrateDielectricmaterial(oxide)2nddopedpolylayerMetalcontactto1stpoly1stdopedpolylayerSubstrateMetalcontacttodiffusedregionDopedpolylayerp-DiffusedregionSubstrate1st,n+polyplate2nd,n+polyplateDielectricmaterial(oxide)Figure3.3集成電路中電容結(jié)構(gòu)西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第7頁!有源元件結(jié)構(gòu)pn結(jié)二極管雙極晶體管肖特基二極管雙極集成電路技術(shù)CMOS集成電路技術(shù)增強(qiáng)型和耗盡型MOSFET西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第8頁!}p-typeSin-typeSiDepletionregionCathodeAnodeMetalcontactPotentialhill0BarriervoltageChargedistributionofbarriervoltageacrossapnJunction.Figure3.6PN結(jié)二極管的開路情況西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第9頁!pn3VHoleflowElectronflowLampFigure3.8正偏PN二極管

外加電場西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第10頁!PhysicalstructurepnpEmitterCollectorBaseBCEpnptransistorSchematicsymbolPhysicalstructureBCEEmitterCollectorBasenpnnpntransistorSchematicsymbolFigure3.10兩種雙極晶體管西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第11頁!Nonconductionmode1.5VpnpS1BCE3VLampConductionmode

Holeflowh+e-1.5V

p

n

pS1BCE3Vh+LampFigure3.12PNP晶體管的偏置電路西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第12頁!肖特級二極管肖特級二極管是由金屬和輕摻雜的n型半導(dǎo)體材料接觸形成的（圖3.14）。這種形式器件的工作原理與普通二極管相似－－正偏時(shí)低電阻，反偏時(shí)高電阻。硅肖特級二極管的正向結(jié)電壓降（0.3～0.5V），幾乎是硅pn結(jié)二極管（0.6～0.8V）的一半。肖特級二極管的最大優(yōu)勢是其電導(dǎo)完全取決于電子，這使其從開到關(guān)的時(shí)間更快。肖特級二極管的發(fā)明使雙極集成電路技術(shù)得以在21世紀(jì)繼續(xù)應(yīng)用。肖特級二極管的概念已用于高速和更高功效的雙極集成電路的發(fā)展中。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第13頁!雙極邏輯的種類Table3.1

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第14頁!CMOS集成電路技術(shù)場效應(yīng)晶體管（FET）場效應(yīng)晶體管最早是為了解決能源消耗而提出的，誕生于20世紀(jì)70年代。后來發(fā)現(xiàn)FET是既節(jié)省能源又利于提高集成度的電子器件。盡管FET的早期實(shí)驗(yàn)應(yīng)回到20世紀(jì)30年代，但批大量生產(chǎn)的場效應(yīng)晶體管在60年代成為現(xiàn)實(shí)。從批改進(jìn)的FET一直被使用?，F(xiàn)在最流行的集成電路技術(shù)是COMS（互補(bǔ)型金屬氧化物半導(dǎo)體）技術(shù)，它是圍繞著FET設(shè)計(jì)和制造的發(fā)展而發(fā)展的。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第15頁!nMOSFET(n-channel)GateSourceDrainp-typesiliconsubstraten+n+SourceGateDrainSubstratepMOSFET(p-channel)SourceGateDrainp+p+n-typesiliconsubstrateSourceGateDrainSubstrateFigure3.15TwoTypesofMOSFETs

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第16頁!S1IDSVDD=+3.0VPositivechargeLampe-e-e-++++++++++++++++++SourceDrainp-typesiliconsubstrateGaten+n+HolesVGG=+0.7VFigure3.17NMOSTransistorinConductionMode

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第17頁!VDD=-3.0VOpengate(nocharge)Lamp(noconduction)SourceGateDrainp+p+n-typesiliconsubstrateVGG=-0.7VS1Figure3.19P

MOSFET的偏置電路西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第18頁!COMS技術(shù)以MOSFET為基礎(chǔ)的IC制造，多年來都集中在單一的n溝道MOSFET技術(shù)為基礎(chǔ)的產(chǎn)品制造和開發(fā)上。盡管分立的pMOS晶體管在特定電子應(yīng)用方面適合很多適用的功能，但是通常nMOS集成電路器件替代了pMOS技術(shù)。因此，nMOS成為絕大多數(shù)集成電路制造商的選擇。COMS是在同一集成電路上nMOS和pMOS混合。功耗、設(shè)計(jì)等比縮放技術(shù)和制造工藝的改進(jìn)相結(jié)合使CMOS技術(shù)在20世紀(jì)80年代就成了一種最普遍的器件技術(shù)。等比縮放用于描述綜合尺寸和現(xiàn)有的IC工作電壓的縮小過程。所有尺寸和電壓都必須在通過設(shè)計(jì)模型應(yīng)用時(shí)統(tǒng)一縮小，這些模型是IC設(shè)計(jì)者們在電路設(shè)計(jì)和版圖設(shè)計(jì)階段使用的。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第19頁!CMOS反相器CMOS反相器電路的功效產(chǎn)生于輸入信號為零的轉(zhuǎn)換期，當(dāng)輸入信號為零時(shí)晶體管沒有功耗。nMOS、TTL和ECL電路與CMOS的不同在于即使是沒有輸入信號，這些邏輯器件也會消耗功耗。這也是現(xiàn)在愿意在諸如計(jì)算器、時(shí)鐘、移動電話和筆記本電腦等便攜式電子產(chǎn)品的制造中使用COMS集成電路技術(shù)的主要原因。簡單CMOS反相器的物理結(jié)構(gòu)如下面的頂視圖和截面圖所示。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第20頁!+VDD-VSSSDDSGGp+p+p-welln+n+n-typesiliconsubstraten+p+pMOSFETnMOSFETFieldoxideInterlayerOxideMetalFigure3.23Cross-sectionofCMOSInverter

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第21頁!用在簡單加熱系統(tǒng)控制中的BiCMOSmVMeasuredsignalCPUOutputInputBiCMOSBiCMOSDACADCDigitalsideSetpointFeedback0-5V0-5VAMPAMPDrivesignalAnalogsideHeatingelementProcesschamberTemperaturesensor+48VDCFigure3.24

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第22頁!增強(qiáng)型與耗盡型MOSFET的比較Figure3.26

GateSourceDrainp-typesiliconsubstraten+n+SourceGateDrainp+p+n-typesiliconsubstrateGateSourceDrainn-typesiliconsubstratep+p+p-typesiliconsubstrateGateSourceDrainn+n+p-typesiliconsubstrateMOSFETTypeModeStandbyConditionVGGSwitchingRequirementsPhysicalStructurenMOSEnhancementOff+nMOSDepletionOn-pMOSEnhancementOff-pMOSDepletionOn+西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第23頁!Figure3.27

CMOS結(jié)構(gòu)中寄生的晶體管T1T2RSn-typesubstrateVSSVDDSDDSGGp+p+p-welln+n+n+p+pMOSFETnMOSFETRWParasiticJunctionTransistorswithinaCMOSStructure西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第24頁!電路類型模擬電路

在電子技術(shù)中，模擬電路是指其電參數(shù)在一定電壓、電流、功耗值范圍內(nèi)變化的一種電路。

模擬電路可以設(shè)計(jì)成由直流（DC）、交流（AC）或者兩者的混合以及脈沖電流來作為工作電源。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第25頁!無源元件結(jié)構(gòu)在電路中電阻和電容都是無源元件。因?yàn)檫@些元件無論怎樣和電源連接，它們都能傳輸電流。例如，一個(gè)電阻無論是與電源的正極還是負(fù)極連接，它都能傳輸同樣的電流。集成電路電阻結(jié)構(gòu)

集成電路中的電阻可以通過金屬膜、摻雜的多晶硅，或者通過雜質(zhì)擴(kuò)散到襯底的特定區(qū)域產(chǎn)生。這些電阻是微結(jié)構(gòu)，因此它們只占用襯底很小的區(qū)域。電阻和芯片電路的連接是通過與導(dǎo)電金屬（如鋁、鎢等）形成接觸實(shí)現(xiàn)的(見下圖）。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第26頁!寄生電阻結(jié)構(gòu)寄生電阻是在集成電路元件設(shè)計(jì)中產(chǎn)生的多余電阻。它存在于器件結(jié)構(gòu)中是因?yàn)槠骷某叽?、形狀、材料類型、摻雜種類以及摻雜數(shù)量。寄生電阻不是我們所需要的，因?yàn)樗鼤档图呻娐坊蛘咂骷男阅堋D3.2表示了晶體管中寄生電阻的位置。寄生電阻是可積累的，這意味著一串電阻總的效應(yīng)比單個(gè)電阻大。在集成電路器件中。這些寄生電阻的影響成為能否降低芯片上器件特征尺寸的關(guān)鍵因素。隨著集成度的提高，電阻將會增加，使電性能總體下降。為此設(shè)計(jì)者可選用低電阻金屬作為接觸層和特別工藝設(shè)計(jì)以減小有源器件的體（bulk）電阻。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第27頁!集成電路電容結(jié)構(gòu)大家知道，一個(gè)簡單的電容器是由兩個(gè)分立的導(dǎo)電層被介質(zhì)（絕緣）材料隔離而形成的。微芯片制造中介質(zhì)材料通常是二氧化硅（SiO2）,平面型電容器的導(dǎo)電層可由金屬薄層、摻雜的多晶硅，或者襯底的擴(kuò)散區(qū)形成。通常襯底上的電容器由4鐘基本工藝組成（見圖3.3）。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第28頁!nnnSDGp-SubstrateoxidedopedpolyFieldeffecttransistorBipolarjunctiontransistornpnCEBp-SubstrateFigure3.4晶體管中寄生電容器西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第29頁!p-SubstrateCathodeAnodepnjunctiondiodeMetalcontactHeavilydopedpregionHeavilydopednregionFigure3.5PN結(jié)二極管的基本符號和結(jié)構(gòu)西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第30頁!Figure3.7反偏PN二極管pn3VLampOpen-circuitcondition(highresistance)外加電場西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第31頁!12010080604020.4.81.21.6+I-V+V-IBreakdownvoltageLeakagecurrentReversebiascurveForwardbiascurveJunctionvoltageFigure3.9硅二極管的正偏與反偏電學(xué)特性西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第32頁!Lamp1.5VnpnS1BCE3VNonconductionmodeConductionmodeElectron flowe-e-h+1.5V

n

p

nS1BCE

3VLampFigure3.11NPN晶體管的偏置電路

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第33頁!p-substraten+pn+MetalcontactCEBFigure3.13NPNBJT的剖面圖西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第34頁!SchottkycontactNormalohmiccontactAnodeCathoden-n+Figure3.14肖特基二極管的電路符號和結(jié)構(gòu)剖面圖

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第35頁!CMOS集成電路技術(shù)TheFieldEffectTransistorMOSFETsnMOSFETpMOSFETBiasingthenMOSFETBiasingthepMOSFETCMOSTechnologyBiCMOSTechnologyEnhancementandDepletion-Mode西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第36頁!場效應(yīng)晶體管的最大優(yōu)勢是它的低電壓和低功耗。它的開啟是輸入電壓加到柵上產(chǎn)生的電場的結(jié)果－－因此稱為場效應(yīng)晶體管。FET在線性/模擬電路中作為放大器以及在數(shù)字電路中作為開關(guān)元件使用。它的高輸入阻抗和適中的放大特性使其成為一種卓越的器件被廣泛應(yīng)用。它的低功耗和可壓縮性使其極適用于一直在縮小尺寸的ULSI工藝。FET有兩種基本類型：結(jié)型（JFET）和金屬－氧化物型（MOSFET）半導(dǎo)體。區(qū)別在于MOSFET作為場效應(yīng)晶體管輸入端的柵極由一層薄介質(zhì)（SiO2）與其他兩極絕緣。JFET的柵極實(shí)際上同晶體管其他電極形成物理的pn結(jié)。西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第37頁!VDD=+3.0VOpengate(nocharge)Lamp(noconduction)SourceDrainp-typesiliconsubstraten+n+GateVGG=+0.7VS1Figure3.16BiasingCircuitforanNMOSTransistor

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第38頁!Figure3.18NMOSFET的特性曲線6005004003002001000VGS=+5VVGS=+4VVGS=+3VVGS=+2VVGS=+1V0123456Drain-SourceVoltage,VDS(volts)DrainCurrent,IDS(ma)SaturationRegionLinearRegion西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第39頁!IDSVDD=-3.0VLampe-e-e-GateSourceDrain------------------------n-typesiliconsubstrateElectronsp+p+NegativechargeVGG=-0.7VS1Figure3.20PMOSTransistorinConductionMode

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，您現(xiàn)在瀏覽的是第40頁!SGInputD+VDDDSGOutputpMOSFETnMOSFET-VSSFigure3.21CMOS反相器的電路圖

西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)共46頁，