部分階梯埋氧SOI器件設(shè)計(jì)摘要目前，隨著社會(huì)的不斷進(jìn)步，科學(xué)技術(shù)不斷創(chuàng)新，物理學(xué)界的半導(dǎo)體技術(shù)也在日益更新，不斷發(fā)展。眾所周知，SiliconOnInsulator（簡(jiǎn)稱(chēng)SOI）高壓集成電路中的核心器件，即SOI橫向高壓器件之所以在集成電路方面得以廣泛利用，是由于其具有高速、低功耗、抗輻照以及易于隔離等優(yōu)點(diǎn)。因此，現(xiàn)如今許多國(guó)內(nèi)外物理學(xué)家、學(xué)者都對(duì)SOI器件做出了一系列的研究。但迄今為止，SOI橫向高壓器件均采用SOI作為埋層，且實(shí)用SOI器件擊穿電壓也過(guò)低；同時(shí)，就SOI橫向器件的電場(chǎng)分布和耐壓解析模型而言，現(xiàn)有的模型僅針對(duì)具有均勻厚度埋氧層和均勻厚度漂移區(qū)的SOI器件建立；而且，沒(méi)有一個(gè)統(tǒng)一的理論來(lái)指導(dǎo)SOI橫向高壓器件的縱向耐壓設(shè)計(jì)。本文以電荷對(duì)局域場(chǎng)的屏蔽和電場(chǎng)調(diào)制為指導(dǎo)理論，通過(guò)改變SOI器件中埋氧層形狀，提出部分階梯埋氧SOI新結(jié)構(gòu)，該結(jié)構(gòu)不僅提高了傳統(tǒng)器件的橫向耐壓，更進(jìn)一步提高了器件的縱向耐壓。關(guān)鍵詞：電場(chǎng)調(diào)制埋氧層擊穿電壓階梯埋氧DesignofPartialSOIDevicewithStepBuriedOxideABSTRACTNow,withtheprogressofsociety,scienceandtechnologyinnovation,semiconductortechnologyphysicscommunityisalsoincreasinglyupdatedconstantlyevolving.Asweallknow,SiliconOnInsulator(referredtoasSOI)high-voltageintegratedcircuitcoredevices,SOIlateralhigh-voltagedevicesthatreasonbewidelyusedinintegratedcircuits,becauseofitshighspeed,lowpower,radiationhardnessandeaseofisolation,etc..Therefore,nowadaysmanydomesticandforeignphysicists,scholarshavemadeaseriesofSOIdevicesforresearch.Butsofar,SOISOIlateralhigh-voltagedevicesareusedastheburiedlayer,andpracticalSOIdevicebreakdownvoltageistoolow;Meanwhile,theelectricfielddistributionandpressureonSOIlateralanalyticalmodelofthedevice,theexistingmodelsonlyforhavingburiedoxidelayerofuniformthicknessanduniformityofthethicknessofthedriftregionofSOIdevicesestablished;Moreover,thereisnosingletheorytoguidethedesignofverticalpressureSOIlateralhigh-voltagedevices.Inthispaper,thechargeofthelocalelectricfieldshieldingandguidanceofmodulationtheory,SOIdevicebychangingtheshapeoftheburiedoxidelayer,thestepportionoftheburiedoxideSOIproposednewstructure,whichnotonlyimprovesthelateralpressureoftheconventionaldevice,andfurtherimprovetheverticalpressureofthedevice.KeyWords:ElectricFieldModulationBuriedOxideLayerBreakdownVoltageStepBuriedOxide目錄TOC\o"1-3"\u第一章緒論 .2.1耐壓模型的發(fā)展簡(jiǎn)介耐壓模型可以幫助設(shè)計(jì)者更好的把握物理本質(zhì)，對(duì)器件設(shè)計(jì)具有指導(dǎo)作用。多學(xué)者分別從不同的角度對(duì)SOI器件的耐壓模型進(jìn)行研究，得到一系列器件模型，大體可以分為一維模型與二維模型兩類(lèi)。一維模型：Huang模型【2】假設(shè)SOI耐壓只與縱向有關(guān)，與橫向無(wú)關(guān)，且假設(shè)擊穿點(diǎn)位于漏下方。其優(yōu)點(diǎn)是形式簡(jiǎn)明，缺點(diǎn)是沒(méi)有考慮橫向擊穿以及橫向電場(chǎng)的二維效應(yīng)。Kim模型【3】針對(duì)薄層硅器件漂移區(qū)全耗盡并且冶金結(jié)終止于埋層界面的情況，把器件耐壓分為橫向與縱向兩個(gè)一維問(wèn)題。其優(yōu)點(diǎn)是考慮了器件縱橫向耐壓以及柵場(chǎng)板對(duì)器件耐壓的影響，缺點(diǎn)是應(yīng)用范圍比較窄，只適用于冶金結(jié)終止于埋層界面的薄層硅器件。Chung模型【4】假設(shè)器件擊穿時(shí)全耗盡并且縱橫向同時(shí)擊穿，器件表面電場(chǎng)是沿漂移區(qū)中點(diǎn)對(duì)稱(chēng)的線(xiàn)性分布。該模型首次得到了RESURF條件下器件表面場(chǎng)的雙峰分布，但是它對(duì)表面場(chǎng)的線(xiàn)性假設(shè)不符合實(shí)際。富力文模型【5】假設(shè)器件擊穿發(fā)生在橫向PN結(jié)上，并且把器件擊穿分為：源端耗盡區(qū)與襯底耗盡區(qū)相連之前的擊穿、相連之后的擊穿以及漂移區(qū)全耗盡時(shí)擊穿三種情況。優(yōu)點(diǎn)是物理概念清晰，能較好的求解器件不全耗盡時(shí)的耐壓情形，但對(duì)漂移區(qū)濃度較低器件擊穿點(diǎn)位于N+N表面的情形未予考慮。二維模型：Chung在一維模型的基礎(chǔ)上提出了表面電場(chǎng)分布模型【6】，假設(shè)器件耐壓時(shí)漂移區(qū)全耗盡并且表面場(chǎng)縱向分量為0，與實(shí)際表面電場(chǎng)和表面電勢(shì)分布基本一致，該模型考慮了電場(chǎng)的二維效應(yīng)，擴(kuò)展性強(qiáng)。Merchant超薄SOI耐壓模型【7】，假設(shè)薄層硅SOI器件漂移區(qū)橫向電場(chǎng)為常數(shù)，縱向電場(chǎng)為線(xiàn)性函數(shù)。首次通過(guò)求解二維泊松方程的方式得到漂移區(qū)電場(chǎng)與電勢(shì)分布、擊穿電壓與漂移區(qū)厚度類(lèi)似成對(duì)數(shù)拋物線(xiàn)關(guān)系，缺點(diǎn)是沒(méi)有初等函數(shù)解且只適用于薄層硅及線(xiàn)性變摻雜的情形。李文宏二維電勢(shì)分布模型【8】，假設(shè)漂移區(qū)全耗盡，高濃度摻雜的冶金結(jié)擴(kuò)散到埋層表面，結(jié)表面被看作金屬，通過(guò)求解二維泊松方程得到頂層硅電勢(shì)分布。它的優(yōu)點(diǎn)是假設(shè)少，電場(chǎng)電勢(shì)分布比較符合實(shí)際，同時(shí)考慮場(chǎng)氧電荷影響，缺點(diǎn)是形式過(guò)于復(fù)雜，深入分析較難。Popescu二維電勢(shì)分布模型【9】，假定頂層硅中的縱向電場(chǎng)為距離的二次函數(shù)，通過(guò)帶入邊界條件得到電勢(shì)表達(dá)式。綜合考慮了縱向和橫向電場(chǎng)的二維調(diào)制作用以及耗盡層向溝道區(qū)內(nèi)的擴(kuò)展，缺點(diǎn)是模型過(guò)于復(fù)雜，缺乏明晰的擊穿電壓表達(dá)式。羅小蓉變K(相對(duì)介電系數(shù))介質(zhì)模型【10】，針對(duì)不同介電系數(shù)埋層形成的SOI器件，以不同介電系數(shù)的埋層界面為邊界對(duì)漂移區(qū)分區(qū)求解二維泊松方程，得到VKSOI器件表面電場(chǎng)以及表面電勢(shì)分布。該模型同時(shí)適用于變介質(zhì)埋層和均勻介質(zhì)埋層SOI結(jié)構(gòu)，并考慮介質(zhì)對(duì)硅層和埋層的電場(chǎng)調(diào)制，是一個(gè)較完整的模型。上述模型都是在一定的邊界條件和假設(shè)下通過(guò)求解泊松方程得到的，還有針對(duì)某些特殊結(jié)構(gòu)或者特殊情況建模的模型，這里不再一一敘述。1.2.2橫向耐壓技術(shù)降低表面電場(chǎng)(ReducedSURfaceField，RESURF)原理是橫向高壓SOI器件耐壓設(shè)計(jì)中的普適理論【11】。如圖1.2的常規(guī)SOILDMOS，外加漏壓初期，橫向N-epi/P-well結(jié)與縱向P-sub//N-epi的MOS結(jié)構(gòu)同時(shí)對(duì)漂移區(qū)進(jìn)行耗盡，圖中陰影部分是耗盡層的交疊。隨著漏壓增加，耗盡層展寬，耗盡后的施主正電荷發(fā)出的電力線(xiàn)終止于埋層下界面反型電子，這種電荷共享作用降低了源端電場(chǎng)。當(dāng)漏壓進(jìn)一步上升，漂移區(qū)全耗盡到漏端，部分耗盡的漏下N+發(fā)出的大量電力線(xiàn)指向襯底，在漏端出現(xiàn)電場(chǎng)尖峰。過(guò)高過(guò)低的漂移區(qū)濃度都會(huì)造成源端或漏端的提前擊穿，合適的漂移區(qū)濃度，可使漂移區(qū)全耗盡且源漏兩端電場(chǎng)近似相等，擊穿點(diǎn)從表面轉(zhuǎn)移到體內(nèi)。常規(guī)SOI器件埋氧層(BuriedOxide，BOX)界面反型空穴被橫向強(qiáng)電場(chǎng)抽取，滿(mǎn)足RESURF條件時(shí)漏端下方埋層界面處硅側(cè)電場(chǎng)很快提升至臨界擊穿電場(chǎng)而使器件擊穿，因此常規(guī)SOI器件縱向耐壓較低。從以上分析可知，在RESURF原理指導(dǎo)下設(shè)計(jì)的高壓橫向SOI器件滿(mǎn)足以下條件：(1)漂移區(qū)全耗盡；(2)器件源、漏兩端表面場(chǎng)高度相等；(3)擊穿發(fā)生在漏下埋氧層界面。設(shè)計(jì)的總體思路是在保證不發(fā)生表面擊穿的前提下盡量降低埋層界面硅層電場(chǎng)，提高漂移區(qū)中部電場(chǎng)。由于縱向電場(chǎng)與橫向電場(chǎng)的相互作用是通過(guò)電荷共享的方式完成的，因此可以通過(guò)優(yōu)化擊穿時(shí)器件漂移區(qū)中的凈電荷濃度分布來(lái)實(shí)現(xiàn)橫向與縱向電場(chǎng)的優(yōu)化。器件耐壓時(shí)調(diào)制漂移區(qū)電場(chǎng)分布的凈電荷可以是耗盡層電離電荷、反型/積累電荷、埋層注入的固定電荷等類(lèi)型。圖1.2SOIRESULFLDMOSFig1.2SOIRESULFLDMOS器件橫向設(shè)計(jì)主要解決兩個(gè)問(wèn)題：優(yōu)化電場(chǎng)分布，增加器件耐壓；改變摻雜濃度分布或者電流路徑減小器件導(dǎo)通電阻。一個(gè)器件結(jié)構(gòu)里可能兩者都得到改進(jìn)，也可能只有一個(gè)占優(yōu)勢(shì)。1.2.3縱向耐壓技術(shù)由于在SOI器件中耗盡區(qū)域往襯底區(qū)域的擴(kuò)散被埋氧層阻礙的關(guān)系，因此襯底部分就不可以加入耐壓。而且，從工藝需求等各方面考慮來(lái)說(shuō)，埋氧層和頂層硅的厚度不能太大，因此SOI器件的縱向耐壓會(huì)比較低。目前，還未能研制出耐壓突破600V的實(shí)用SOI高壓器件，這極大限制了SOI器件耐壓的提高，為此，眾多學(xué)者進(jìn)行了諸多研究。A.Nakagawa提出了N緩沖層結(jié)構(gòu)【12】，器件結(jié)構(gòu)如圖1.3所示，該結(jié)構(gòu)的特點(diǎn)是將一層濃度薄而高的N屏蔽層或者稱(chēng)作N緩沖層增加在N－漂移區(qū)和埋氧層之間，N+層和N－層會(huì)在器件反向偏轉(zhuǎn)時(shí)全部耗盡，在N緩沖層中，由于其濃度比N－層高一些，Si側(cè)的擊穿電場(chǎng)將在電離施主的作用下提高，此外，為了獲得較高的縱向擊穿電壓，又將SOI層內(nèi)部縱向保持在一個(gè)較低的電場(chǎng)強(qiáng)度范圍內(nèi)，防止了體內(nèi)提前擊穿，他們?cè)?μm埋氧層和22μm頂層硅上研制出了高壓達(dá)650V的LDMOS【13】。H.Funaki提出將半絕緣多晶硅（Semi-InsulatingPolycrystallineSilicon，簡(jiǎn)稱(chēng)SIPOS）層插入在埋氧層和頂層硅之間，如圖1.4所示。該結(jié)構(gòu)為了提高埋氧層電場(chǎng)，在SIPOS/SiO2界面引入了界面電荷，且避免了襯底偏壓的影響，從而使SOI的縱向擊穿問(wèn)題有效改善，他們?cè)诼裱鯇雍穸葹?μm和頂層硅厚度為5μm的情況下使用這種結(jié)構(gòu)，獲得了耐壓高達(dá)1200V的SOI高壓橫向二極管【14】。但該方法也存在一定的問(wèn)題，表現(xiàn)為SIPOS的工藝重現(xiàn)性較差，另外，由于該結(jié)構(gòu)和N緩沖層結(jié)構(gòu)都存在泄漏電流較大的問(wèn)題，因而失去了SOI泄漏電流小的優(yōu)勢(shì)。圖1.3N緩沖層SOI高壓器件圖1.4SIPOS屏蔽層SOI高壓器件Fig1.3NbufferlayerSOIhighFig1.4SIPOSshieldinglayerSOIhighvoltagedevicevoltagedeviceS．Merchant等人提出了超薄SOI結(jié)構(gòu)【15】，器件結(jié)構(gòu)如圖1.5所示，該結(jié)構(gòu)為了使硅的臨界擊穿電場(chǎng)提高，從而達(dá)到縱向耐壓提高的目的【16】。S.Merchant采用的是橫向線(xiàn)性變摻雜技術(shù)，在3μm厚的埋氧層和0.1μm厚的頂層硅上獲得了耐壓達(dá)到700V以上的器件【17】。A.Q.Huang等人提出了SuperSOI(SSOI)結(jié)構(gòu)【18】，如圖1.6所示，這種結(jié)構(gòu)使用的是利用外延技術(shù)來(lái)形成多層PNPN，因此與上文中的SuperJunction結(jié)構(gòu)比較相似，為了達(dá)到電場(chǎng)中的三維調(diào)制效應(yīng)，電場(chǎng)分布能夠更加均勻，相互耗盡在漂移區(qū)內(nèi)部不同類(lèi)型的半導(dǎo)體，且該結(jié)構(gòu)能夠提高摻雜濃度，從而打破了硅的耐壓和導(dǎo)通電阻之間的指數(shù)關(guān)系【19】。圖1.5超薄SOI二極管圖1.6SuperSOI高壓二極管Fig1.5Ultra-thinSOIdiodeFig1.6SuperSOIhighvoltagediode羅小蓉等人成功研制出雙面介質(zhì)槽SOI（Double-sidedTrenchSOI，簡(jiǎn)稱(chēng)DTSOI）高壓器件結(jié)構(gòu)【20-21】，如圖1.7所示。該器件是在埋層的兩側(cè)形成一種介質(zhì)槽，槽中束縛的反型層電荷可以增強(qiáng)埋層的電場(chǎng)，同時(shí)，高濃度的反型電荷可調(diào)制漂移區(qū)的橫向電場(chǎng)，因此可以獲得較高的擊穿電壓，他們?cè)?0μm厚的頂層硅和1μm厚的埋氧層上研制出了耐壓高達(dá)730V、埋層電場(chǎng)達(dá)到300V/μm以上的DTSOILDMOS，但該結(jié)構(gòu)的工藝一般比較復(fù)雜，工藝難度也很大。圖1.7.1雙面槽SOI器件結(jié)構(gòu)圖1.7.2槽內(nèi)電荷分布圖1.7雙面電荷槽結(jié)構(gòu)Fig1.7Charge-sidedslotstructure1.3本論文的主要工作目前，針對(duì)SOI橫向高壓功率器件的耐壓?jiǎn)栴}，眾多學(xué)者提出了許許多多的器件結(jié)構(gòu)的耐壓解析模型，雖然這些新結(jié)構(gòu)都是基于不同的物理思想和工作原理，但他們都擁有著共同的特征，都是以具有著均勻厚度的漂移區(qū)和均勻厚度的氧化物埋層的SOI器件為中心來(lái)構(gòu)建的模型。但是到目前為止，SOI器件的設(shè)計(jì)理論還不夠完善，對(duì)SOI橫向高壓器件縱向耐壓設(shè)計(jì)理論沒(méi)有具體的說(shuō)明。因此，SOI橫向高壓器件仍有許多問(wèn)題亟待研究解決。主要工作：本論文利用電場(chǎng)調(diào)制及電荷對(duì)局域電場(chǎng)的屏蔽效應(yīng)提出了ENDIF技術(shù)、RESULF技術(shù)和部分階梯埋氧SOI器件結(jié)構(gòu)。ENDIF技術(shù)、RESULF技術(shù)是對(duì)包括SOI基和硅基橫向高壓器件性能的進(jìn)一步優(yōu)化和提高，是解決如SOI基高壓器件所具有特殊設(shè)計(jì)問(wèn)題的關(guān)鍵技術(shù)。部分階梯埋氧SOI器件結(jié)構(gòu)則是將一般薄膜SOI的I層(埋氧層)做成階梯分布來(lái)提高器件的橫向耐壓和縱向耐壓的的一種新型的器件結(jié)構(gòu)，該結(jié)構(gòu)不但可以橫向和縱向耐壓的到顯著提高，同時(shí)這種結(jié)構(gòu)可以使導(dǎo)通電阻減小，是一種新的器件設(shè)計(jì)思想，通過(guò)MEDICI仿真軟件驗(yàn)證此結(jié)構(gòu)有提高耐壓、降低比導(dǎo)通電阻的優(yōu)點(diǎn)。

第二章優(yōu)化設(shè)計(jì)SOILDMOS的新技術(shù)2.1利用電場(chǎng)調(diào)制和電荷屏蔽效應(yīng)優(yōu)化設(shè)計(jì)器件的襯底終端技術(shù)為了滿(mǎn)足HVIC和PIC中高壓器件與低壓電路之間兼容的需要，發(fā)展具有超薄外延層并且能夠滿(mǎn)足高擊穿電壓的新型高壓器件是迫在眉睫的。本章利用LDMOS結(jié)構(gòu)的特點(diǎn)，解決了SOI和超薄外延層襯底材料的縱向耐壓?jiǎn)栴}，進(jìn)一步優(yōu)化了諸如器件耐壓與比導(dǎo)通電阻等的特性。介紹了通過(guò)電場(chǎng)調(diào)制及電荷屏蔽效應(yīng)優(yōu)化設(shè)計(jì)LDMOS結(jié)構(gòu)的新方法、解決SOI縱向耐壓?jiǎn)栴}的ENDIF和超薄外延硅層襯底耐壓的REBULF兩種技術(shù)，即襯底終端技術(shù)。2.1.1電場(chǎng)調(diào)制效應(yīng)的襯底終端技術(shù)電場(chǎng)調(diào)制效應(yīng)是在橫向器件的襯底產(chǎn)生附加電場(chǎng)，通過(guò)薄的漂移區(qū)(或外延層)來(lái)調(diào)制器件的表面電場(chǎng)，以達(dá)到優(yōu)化表面電場(chǎng)的目的。這種產(chǎn)生附加電場(chǎng)優(yōu)化表面電場(chǎng)的方法與傳統(tǒng)上的技術(shù)不同在于:傳統(tǒng)上是通過(guò)附加電荷直接在漂移區(qū)引入附加電場(chǎng)，而電場(chǎng)調(diào)制效應(yīng)是通過(guò)對(duì)漂移區(qū)的調(diào)制來(lái)實(shí)現(xiàn)。這種調(diào)制效應(yīng)可以通過(guò)下面的理論解釋:耗盡漂移區(qū)電勢(shì)滿(mǎn)足的泊松方程為（2-1）（2-1）其中為耗盡區(qū)的電荷密度，為硅材料的介電常數(shù)。假設(shè)漂移區(qū)全部耗盡(這是滿(mǎn)足RESURF條件的基本要求)，電場(chǎng)函數(shù)可以表達(dá)為（2-2）（2-2）滿(mǎn)足公式(2-l)的邊界條件為(2-3)和(2-4)（2-3）（2-3）（2-4） （2-4）其中和分別為漂移區(qū)和埋氧層的厚度，是絕緣埋層的介電常數(shù)。結(jié)合公式(2-l)、(2-2)、(2-3)和(2-4)，表達(dá)式(2-1)可以簡(jiǎn)化為(2-5)(2-6)(2-5)(2-6)由于參數(shù)QUOTE的不同，公式(2-5)的解也隨之改變，獲得漂移區(qū)中的電場(chǎng)分布可以由公式(2-5)的解求導(dǎo)數(shù)獲得。從以上的分析可以看出，表面電場(chǎng)的分布可以通過(guò)參數(shù)來(lái)調(diào)節(jié)，參數(shù)的改變可以通過(guò)參數(shù)、或改變來(lái)設(shè)計(jì)。這種通過(guò)改變器件襯底參數(shù)來(lái)調(diào)節(jié)表面電場(chǎng)分布的方法，我們稱(chēng)之為電場(chǎng)調(diào)制效應(yīng)。在SOI基LDMOS器件結(jié)構(gòu)中，BF的設(shè)計(jì)方法與硅基LDMOS在傳統(tǒng)上基本相同，即在滿(mǎn)足RESURF條件的前提下，利用傳統(tǒng)終端技術(shù)(漂移區(qū)分區(qū)、漂移區(qū)線(xiàn)性摻雜的VLD、場(chǎng)板等)使表面電場(chǎng)產(chǎn)生新的且分布均勻的峰。由于傳統(tǒng)的終端技術(shù)都是通過(guò)器件表面實(shí)現(xiàn)的，所以我們稱(chēng)之為表面終端技術(shù)(或表面結(jié)終端技術(shù))。然而，由于SOILDMOS中存在埋層，不僅自熱效應(yīng)比較嚴(yán)重且機(jī)理也與硅基的大不相同。因?yàn)樽杂擅骐姾蔀榱愕南拗剖笲V在較單面條件下達(dá)不到設(shè)計(jì)要求。通過(guò)電場(chǎng)調(diào)制效應(yīng)對(duì)SOILDMOS結(jié)構(gòu)中的埋層進(jìn)行改造，不但可以實(shí)現(xiàn)優(yōu)化表面電場(chǎng)的目的，還可以很大的緩解埋氧層引出的自熱效應(yīng)。由于該技術(shù)利用了電場(chǎng)調(diào)制效應(yīng)，所以我們命名為襯底終端技術(shù)(或襯底結(jié)終端技術(shù))。2.1.2電荷屏蔽效應(yīng)的襯底終端技術(shù)電荷對(duì)局域場(chǎng)的屏蔽是一個(gè)普遍的效應(yīng)，屏蔽按機(jī)理可以分為電場(chǎng)屏蔽、磁場(chǎng)屏蔽和電磁屏蔽。本論文討論的電荷對(duì)局域場(chǎng)的屏蔽屬于電場(chǎng)屏蔽(或靜電屏蔽)，一個(gè)最常見(jiàn)的靜電屏蔽的例子為:導(dǎo)體金屬球殼(或金屬網(wǎng)罩)在外電場(chǎng)作用下達(dá)到靜電平衡后，內(nèi)部場(chǎng)強(qiáng)處處為零，不受外部電場(chǎng)的影響，這就是金屬球殼材料對(duì)外電場(chǎng)的屏蔽。金屬屬于導(dǎo)體，在外電場(chǎng)作用下產(chǎn)生的電荷對(duì)外電場(chǎng)的作用，我們稱(chēng)之為電荷對(duì)局域場(chǎng)的屏蔽。高壓功率MOS類(lèi)器件由于半導(dǎo)體材料的存在，半導(dǎo)體材料耗盡形成的空間電荷對(duì)電場(chǎng)有著屏蔽的屬性。SOI結(jié)構(gòu)中的縱向電場(chǎng)可以理解為一個(gè)半導(dǎo)體電容，由于對(duì)外電場(chǎng)的屏蔽使電極中的電場(chǎng)為零，擊穿發(fā)生在電容介質(zhì)中。但實(shí)際上，由于橫向電場(chǎng)的緣故，自然屏蔽局域場(chǎng)中的電荷消失，構(gòu)成了不完整的電容系統(tǒng)，這種電容系統(tǒng)滿(mǎn)足自由面電荷為零的高斯定理。因?yàn)楣璧呐R界擊穿電場(chǎng)過(guò)低，因此臨界擊穿電場(chǎng)遠(yuǎn)遠(yuǎn)大于擊穿時(shí)埋層中的電場(chǎng)。這種關(guān)系的有效突破方法就是在硅層和埋層界面附加電荷(或恢復(fù)原來(lái)完整MOS電容的屏蔽電荷)以屏蔽埋層中的局域電場(chǎng)，從而使兩者電場(chǎng)不受高斯定理的限制，在優(yōu)化設(shè)計(jì)的條件下，埋層電場(chǎng)可以達(dá)到臨界擊穿電場(chǎng)從而使縱向耐壓大大提高。2.1.3襯底終端技術(shù)與表面終端技術(shù)的對(duì)比利用電場(chǎng)調(diào)制和電荷對(duì)局域場(chǎng)的屏蔽效應(yīng)優(yōu)化新型功率器件的襯底終端技術(shù)較傳統(tǒng)表面終端技術(shù)相比具有以下特點(diǎn):(l)表面終端技術(shù)中，除了利用使用面積較大的場(chǎng)限環(huán)外來(lái)獲得一定的橫向擊穿電壓，還必須要設(shè)計(jì)漂移區(qū)的濃度通過(guò)分區(qū)或者線(xiàn)性摻雜來(lái)達(dá)到規(guī)定區(qū)域，如果這種濃度或者劑量分布不均勻則會(huì)使得器件的溫度因?yàn)殡娮杪实牟痪鶆蚨植疾痪簿蜁?huì)影響載流子的遷移率；而且，在工藝上要進(jìn)行一定的離子注入、退火技術(shù)來(lái)實(shí)現(xiàn)濃度分區(qū)(或線(xiàn)性摻雜)，這也會(huì)使載流子的遷移率下降；過(guò)多的表面工藝帶來(lái)的表面缺陷會(huì)影響電離率，進(jìn)而影響表面擊穿。這就意味著，不管表面電場(chǎng)的高低，只要表面的離化率高，就有可能會(huì)使擊穿發(fā)生在表面。與之相反的襯底結(jié)終端技術(shù)則是從襯底來(lái)優(yōu)化表面電場(chǎng)，漂移區(qū)中的濃度分布均勻使得溫度分布均勻，并且該技術(shù)不需要注入額外的離子，就能減小對(duì)載流子的遷移率的影響。(2)在表面終端技術(shù)中，目前已有優(yōu)化表面電場(chǎng)的RESURF技術(shù)，該技術(shù)是通過(guò)襯底電荷和漂移區(qū)的電荷產(chǎn)生共享作用，來(lái)降低源端的表面電場(chǎng)，使擊穿發(fā)生在體內(nèi)。但當(dāng)條件滿(mǎn)足時(shí)，為了進(jìn)一步增加擊穿電壓，可通過(guò)襯底技術(shù)使得體內(nèi)電場(chǎng)進(jìn)一步降低來(lái)提高橫向器件的縱向耐壓。本文中提到的RUBULF技術(shù)就是利用這個(gè)原理。(3)有些特殊的材料，例如絕緣體上硅（SOI或SOS），在應(yīng)用過(guò)程中，由于高壓或功率器件埋氧層的存在，在器件設(shè)計(jì)上出現(xiàn)了種種問(wèn)題，如自熱和縱向擊穿電壓受界面電荷為零高斯定理的限制等，但都可以通過(guò)改造埋氧層的設(shè)計(jì)來(lái)解決，即通過(guò)改造埋層的結(jié)構(gòu)來(lái)緩解自熱和提高縱向耐壓。本文所討論的單面部分階梯埋氧結(jié)構(gòu)和雙面部分階梯埋氧結(jié)構(gòu)就是根據(jù)電場(chǎng)調(diào)制和電荷對(duì)局域場(chǎng)的屏蔽原理來(lái)改造埋氧層結(jié)構(gòu)而設(shè)計(jì)的。像橫向SuperJunctionLDMOS(SJ-LDMOS)這種特殊結(jié)構(gòu)，就是受襯底電荷輔助耗盡的影響，打破了傳統(tǒng)的電荷平衡規(guī)律，為了恢復(fù)這種電荷平衡，可以通過(guò)改變襯底電荷或電場(chǎng)來(lái)達(dá)到我們的目的。本文中討論的具有Floating層SJ-LDM0S和具有部分N型埋層的SJ-LDMOS就是利用這種方法設(shè)計(jì)的。(4)表面終端RESURF技術(shù)中，包括SingleRESURF和DoubleRESURF技術(shù)，是直接在漂移區(qū)的表面引入新的電場(chǎng)峰而使主結(jié)(溝道與漂移區(qū)形成的結(jié)以及漂移區(qū)與漏端形成的結(jié))兩邊的電場(chǎng)降低，而這種直接引入新電場(chǎng)峰的方法會(huì)影響到器件的正常使用。這主要是由于橫向器件的電流流經(jīng)表面時(shí)，載流子碰撞電離產(chǎn)生的大量電子會(huì)在表面強(qiáng)電場(chǎng)的作用下進(jìn)入器件的柵氧化層和場(chǎng)氧化層，進(jìn)入柵氧化層的電子一空穴對(duì)會(huì)影響柵氧化層的質(zhì)量使器件的閉值電壓發(fā)生漂移而降低器件的可靠性[22]。進(jìn)入場(chǎng)氧化層中的電子—空穴反過(guò)來(lái)會(huì)改變表面電場(chǎng)的分布。本論文中討論的通過(guò)襯底來(lái)調(diào)試優(yōu)化表面電場(chǎng)，這避免了表面電場(chǎng)分布中出現(xiàn)的陡峭的指數(shù)分布規(guī)律，使得峰的變化較為平緩，提高了器件的可靠性。(5)由于漏端電場(chǎng)的集中，使得橫向器件中安全工作區(qū)下降，該現(xiàn)象可通過(guò)降低漏端的電場(chǎng)，來(lái)緩解電流在漏端的集中分布[23]。本論文中通過(guò)襯底終端技術(shù)使漏端電場(chǎng)降低的結(jié)構(gòu)都可以提高器件的SOA。2.2SOI器件的介質(zhì)場(chǎng)增強(qiáng)技術(shù)用于HVIC中的高壓SOI基器件的縱向耐壓主要由其介質(zhì)層承擔(dān)，而對(duì)常規(guī)結(jié)構(gòu)其介質(zhì)層電場(chǎng)僅為Si層的3倍，即90V/um左右，遠(yuǎn)低于介質(zhì)層的臨界擊穿電場(chǎng)(國(guó)際實(shí)用二氧化硅的臨界擊穿電場(chǎng)為600V/um)，因此，使介質(zhì)層電場(chǎng)提高到其臨界擊穿電場(chǎng)就成為突破這類(lèi)器件縱向耐壓的關(guān)鍵。SOI材料由于易實(shí)現(xiàn)介質(zhì)隔離、寄生效應(yīng)小等優(yōu)點(diǎn)【24】。所以適用于制造功率集成電路及器件，但滿(mǎn)足這一需要的器件漂移區(qū)都比較薄，一般小于10um左右，為了實(shí)現(xiàn)所需的擊穿電壓，埋層介質(zhì)必須承擔(dān)擊穿電壓的主要部分，必須要提高介質(zhì)埋層的電場(chǎng)，方法有三種：（1）使用低介電系數(shù)的埋氧層材料，提高介質(zhì)的電場(chǎng)，但低介電系數(shù)材料的埋層還要注意優(yōu)化對(duì)器件電場(chǎng)調(diào)制的參數(shù)問(wèn)題；（2）利用電荷對(duì)局域場(chǎng)的屏蔽效應(yīng)，提高硅層達(dá)到臨界擊穿時(shí)的電場(chǎng)；（3）通過(guò)單面具有的高臨界擊穿電場(chǎng)來(lái)提高埋層中的電場(chǎng)。絕緣體上硅的介質(zhì)場(chǎng)增強(qiáng)原理，即ENDIF(EnhancedDielectriclayerField)原理，該原理是指導(dǎo)優(yōu)化設(shè)計(jì)高壓SOI器件的普適原理。此原理是一種提高高壓SOI器件擊穿電壓新的終端技術(shù)理論，該理論突破了傳統(tǒng)上的高壓SOI橫向器件的設(shè)計(jì)思維，實(shí)現(xiàn)了薄耐壓層的SOI高壓器件?；诖嗽?，本文所介紹的低介電系數(shù)的SOI高壓器件新結(jié)構(gòu)，使得傳統(tǒng)SOI結(jié)構(gòu)縱向耐壓提高數(shù)倍，并為探索新的低介電系數(shù)的介質(zhì)材料奠定基礎(chǔ)。目前，在提高橫向高壓器件擊穿電壓的終端技術(shù)研究方面，RESURF技術(shù)已經(jīng)相當(dāng)成熟，并且已從SingleRESURF、DoubleRESURF發(fā)展到3DRESURF技術(shù)，但這些技術(shù)都只是通過(guò)改變器件表面構(gòu)造來(lái)降低表面電場(chǎng)。隨著SOI技術(shù)和SOA技術(shù)的發(fā)展，許多研究已經(jīng)實(shí)現(xiàn)了從工藝角度探索不同介電系數(shù)埋層的新材料，從而滿(mǎn)足器件需要不同埋層結(jié)構(gòu)的要求。本論文就是通過(guò)改變介質(zhì)埋層的結(jié)構(gòu)，優(yōu)化表面電場(chǎng)，做到降低高電場(chǎng)峰值提高電場(chǎng)低端值，這種技術(shù)既達(dá)到了傳統(tǒng)RESURF技術(shù)的效果，并且同時(shí)滿(mǎn)足了高壓橫向集成電路對(duì)特殊器件結(jié)構(gòu)的需求。ENDIF技術(shù)的理論根據(jù):有界面電荷的高斯定理:在I層界面上應(yīng)用高斯定理，并采用一維近似，可求得I層上的電壓為(2-7)(2-7)式中，、分別表示Si層和I層的介電常數(shù)，是硅的臨界擊穿電場(chǎng)，為I層厚度，表示I層界面上硅側(cè)的空穴界面電荷。SOI高壓MOS器件縱向耐壓可看成Si層耐壓和層耐壓之和。從表達(dá)式可也看出，隨著界面電荷的引入，可大大提高埋層的電場(chǎng)，從而提高器件的縱向耐壓。如果沒(méi)有界面電荷，器件的縱向耐壓只能由I層的厚度和相對(duì)介電系數(shù)決定。對(duì)于高斯定理，我們還可以用以下形式表達(dá)(2-8)(2-9)(2-8)(2-9)式中表示介質(zhì)層單位面積的電容，表示介質(zhì)層的介電系數(shù)，表示介質(zhì)層的厚度。2.3SOI器件的縱向場(chǎng)降低技術(shù)國(guó)際上目前主要開(kāi)展的是薄外延導(dǎo)電硅層的高、低壓隔離技術(shù)研究。為了滿(mǎn)足橫向器件縱向耐壓的需要，高壓集成技術(shù)中的高壓器件仍采用厚度為1020um厚的外延層。但對(duì)于現(xiàn)在科學(xué)技術(shù)迅猛發(fā)展的時(shí)代，在制作工藝上勢(shì)必增加了隔離的難度。目前的發(fā)展方向趨向于發(fā)展在硅基中選用薄外延橫向技術(shù)，主要是為了適應(yīng)HVIC和PIC高低壓兼容的需求。薄外延高壓LDMOS器件中的橫向耐壓可以通過(guò)RESURF及相應(yīng)的技術(shù)解決，如具有埋層的RESURF、漂移區(qū)VLD技術(shù)、通過(guò)表面形成P型降場(chǎng)層、采用具有n-表面VLD層的漂移區(qū)等等。降低體電場(chǎng)技術(shù)(ReducedBULKField，簡(jiǎn)稱(chēng)REBULF)就是通過(guò)降低體內(nèi)電場(chǎng)來(lái)滿(mǎn)足在超薄導(dǎo)電層上實(shí)現(xiàn)高耐壓的要求。REBULF理論是一種優(yōu)化橫向高壓器件的新技術(shù)，不僅能應(yīng)用在LDMOS結(jié)構(gòu)中，還能應(yīng)用在多種高壓器件中。該技術(shù)可通過(guò)在體內(nèi)埋入一層Floating層，重新分配橫向器件的電場(chǎng)分布，由于Floating層的等電勢(shì)作用，漏端的高電場(chǎng)一部分被分配到低場(chǎng)區(qū)的源端，這大大地突破了傳統(tǒng)上的電場(chǎng)分布形式。Floating層的等電勢(shì)效應(yīng)降低了漏端高電場(chǎng)區(qū)的高電場(chǎng)，當(dāng)硅達(dá)到其臨界擊穿電場(chǎng)是提高擊穿電壓，器件的襯底則承擔(dān)了大部分的縱向耐壓。該理論是繼國(guó)際上提出的SURF技術(shù)之后又一重大突破。REBULF技術(shù)中關(guān)鍵的參數(shù)為Floating層上外延的P型層的濃度以及Floating層在襯底中的位置(用距離外延硅層W表示)。如圖2.1為REBULF的示意圖。圖2.1REBULF結(jié)構(gòu)示意圖Fig2.1REBULFSchematic濃度應(yīng)該滿(mǎn)足在器件擊穿時(shí)不能全耗盡，作為等勢(shì)的浮空層來(lái)調(diào)制器件體內(nèi)電場(chǎng)的分布；在襯底中的位置必須滿(mǎn)足在器件擊穿之前Floating層以上的P-襯底完全耗盡，且應(yīng)滿(mǎn)足所設(shè)計(jì)的REBULF條件。從理論分析可知REBULF條件應(yīng)滿(mǎn)足:根據(jù)電荷守恒原理，滿(mǎn)足一般RESURF(SingleRESURF)條件可表示為(2-10)(2-10)對(duì)于本文提出的REBULF原理，關(guān)鍵的參數(shù)為和(W表示礦層的位置；為襯底濃度)。（2-12）（2-11）（2-12）（2-11）式中、分別表示RESURFLDMOS結(jié)構(gòu)漂移區(qū)濃度和襯底耗盡區(qū)厚度，表示REBULFLDM0S結(jié)構(gòu)漂移區(qū)濃度，為漂移區(qū)厚度。由于必須滿(mǎn)足:所以(2-13)由(2-11)、(2-12)、(2-13)式，N+層位置可以通過(guò)(2-14)確定（2-14）（2-14）對(duì)于關(guān)鍵參數(shù)和的優(yōu)化，采用以上數(shù)據(jù)分析和模擬仿真結(jié)合的方法，使得確定的參數(shù)滿(mǎn)足高電場(chǎng)的漏端與低電場(chǎng)的源端電場(chǎng)峰等高的電場(chǎng)分布，達(dá)到擊穿電壓最大的理想值。REBULF理論可以先通過(guò)比較模擬仿真得到的參數(shù)并對(duì)關(guān)鍵參數(shù)進(jìn)行優(yōu)化，確定參數(shù)滿(mǎn)足最大擊穿電壓時(shí)的和，為實(shí)際流片實(shí)驗(yàn)提供數(shù)據(jù)設(shè)計(jì)依據(jù)。超薄導(dǎo)電硅層REBULF結(jié)構(gòu)的導(dǎo)電硅層為避免傳統(tǒng)上成本較高的外延工序，可直接采用離子注入擴(kuò)散的方法，同時(shí)外延滿(mǎn)足了REBULF條件的P型襯底。后序的工藝與一般的CMOS標(biāo)準(zhǔn)工藝相同。

第三章部分單面階梯埋氧SOI結(jié)構(gòu)上世紀(jì)60年代發(fā)展起來(lái)的SOI技術(shù)由于具有寄生效應(yīng)小、功耗低、集成度高、抗輻照能力強(qiáng)等優(yōu)點(diǎn)，引起了國(guó)內(nèi)外研究機(jī)構(gòu)的興趣。應(yīng)用于橫向高壓的SOI結(jié)構(gòu)由于受自由面電荷為零的高斯定理的限制，縱向擊穿電壓一直是研究SOI基高壓器件者所關(guān)注的問(wèn)題，特別是為了實(shí)現(xiàn)SOI基高、低壓集成技術(shù)所需薄的導(dǎo)電硅層，急需設(shè)計(jì)新的結(jié)構(gòu)或采用新的方案以提高SOI結(jié)構(gòu)中絕緣埋層的電壓承受能力。本章節(jié)利用電場(chǎng)調(diào)制和電荷對(duì)局域場(chǎng)的屏蔽效應(yīng)理論，針對(duì)SOI結(jié)構(gòu)中的絕緣埋層，提出了部分單面階梯埋層SOI新結(jié)構(gòu)，新結(jié)構(gòu)以對(duì)SOI高壓器件的表面電場(chǎng)和縱向埋層電場(chǎng)的臨界化設(shè)計(jì)為目標(biāo)(橫向達(dá)到近乎理想的均勻電場(chǎng)分布)；縱向通過(guò)附加電荷的電場(chǎng)屏蔽使之趨于絕緣埋層的臨界擊穿電場(chǎng)。分析結(jié)果表明，新結(jié)構(gòu)在一定程度上解決了橫向SOI高壓結(jié)構(gòu)設(shè)計(jì)中具有的特殊問(wèn)題。3.1器件結(jié)構(gòu)及耐壓機(jī)理耐壓機(jī)理：埋氧層由源到漏成階梯形狀，通過(guò)在階梯處所引入的電荷產(chǎn)生附加電場(chǎng)增強(qiáng)埋層電場(chǎng)提高器件縱向耐壓，同時(shí)調(diào)制場(chǎng)提高橫向耐壓，源極下的硅窗口在提高耐壓的同時(shí)緩解了器件的SHE(self-heatingeffect)。器件結(jié)構(gòu)：圖3.1.1為所提出的階梯埋氧型SBPSOI結(jié)構(gòu)示意圖。為埋氧層厚度，漂移區(qū)摻雜濃度、長(zhǎng)度和厚度分別為、、，為源極下硅窗口長(zhǎng)度。漂移區(qū)采用均勻摻雜，埋氧層均勻分為3個(gè)階梯，其中Ⅰ、Ⅱ和Ⅲ分別對(duì)應(yīng)不同階梯，在圖3.1.2中為單個(gè)階梯長(zhǎng)度。在這種結(jié)構(gòu)中，隨著漏電壓的增加，在階梯處引入負(fù)電荷，如圖3.1.1所示，負(fù)電荷由于階梯的存在而不連續(xù)分布，這種不連續(xù)使表面在這些位置出現(xiàn)了新的電場(chǎng)峰，()對(duì)應(yīng)表面電場(chǎng)峰的位置，(A，B，C)為硅層和埋氧層界面處對(duì)應(yīng)電場(chǎng)峰的位置。負(fù)電荷使埋層中的電場(chǎng)高于自由電荷為零的界面高斯定理決定的電場(chǎng)關(guān)系，從而可以得到帶電荷的高斯定理(3-1)式（3-1）（3-1）其中是界面處硅側(cè)的電場(chǎng)，和分別是硅和氧化層的介電常數(shù)。圖3.1.2顯示SBPSOI結(jié)構(gòu)階梯處引入的電荷，產(chǎn)生了附加電場(chǎng)（3-2）（3-2）基于ENDIF理論，附加的電場(chǎng)增強(qiáng)了埋層電場(chǎng)，從而提高了器件的BV。圖3.1.2中Si表面正電荷發(fā)出的一部分電力線(xiàn)中止于階梯處的負(fù)電荷，調(diào)制了漂移區(qū)電場(chǎng)，使增加，增加的和引入的共同使埋層電場(chǎng)增加。PSOI器件的縱向耐壓可近似表示為(3-3)式（3-3）（3-3）其中是襯底承受的電壓。埋層電場(chǎng)的增加提高了器件擊穿電壓圖3.1.1部分階梯埋氧型結(jié)構(gòu)圖圖3.1.2SBPSOI機(jī)理示意圖圖3.1SBPSOI器件結(jié)構(gòu)和機(jī)理示意圖(=0.5um，=2um,=18um，=3um)Fig3.1SBPSOIschematicstructureandmechanismofthedevice(=0.5um，=2um,=18um，=3um)圖3.2為單面階梯埋氧型結(jié)構(gòu)在硅窗口為3um時(shí)，與常規(guī)SOILDMOS在參數(shù)優(yōu)化之后的二維電勢(shì)分布，圖中相鄰等勢(shì)線(xiàn)間隔為15V。圖3.2.1和3.2.2所示SBPSOI結(jié)構(gòu)比常規(guī)SOI等勢(shì)線(xiàn)分布均勻，這是階梯負(fù)電荷對(duì)表面電場(chǎng)調(diào)制的結(jié)果。圖3.2.1單面階梯埋氧型結(jié)構(gòu)3.2.2常規(guī)SOILDMOS結(jié)構(gòu)圖3.2單面階梯埋氧型結(jié)構(gòu)與常規(guī)SOILDMOS結(jié)構(gòu)各自擊穿時(shí)二維電勢(shì)分布圖Fig3.2Whenthetwo-dimensionalpotentialdistributionsidedstepburiedoxidestructurewithconventionalSOILDMOSstructuretheirbreakdown圖3.3.1和3.3.2為器件擊穿時(shí)三種結(jié)構(gòu)(一般SOI、PSOI和SBPSOI)的表面電場(chǎng)(y=0.001um)和界面電場(chǎng)(y=0.499um)分布。圖3.3.2SBPSOI結(jié)構(gòu)在A(yíng)點(diǎn)的電場(chǎng)，從常規(guī)的12.3V/um提高到EA=26.3V/um。圖3.3.1是Si/界面埋氧層邊緣產(chǎn)生的電場(chǎng)峰對(duì)表面電場(chǎng)調(diào)制的結(jié)果，從而在表面也出現(xiàn)了三個(gè)電場(chǎng)尖峰，硅層電場(chǎng)從常規(guī)的4.4V/um提高到=12.7V/um，器件的橫向耐壓提高。圖3.3.1表面電場(chǎng)分布(y=0.001um)圖3.3.2SOI層/埋層界面電場(chǎng)分布(y=0.499um)圖3.3器件擊穿時(shí)表面電場(chǎng)和界面電場(chǎng)分布Fig3.3Whenthesurfaceofthedevicebreakdownelectricfielddistributionandinterface圖3.4.1和3.4.2為SBPSOI結(jié)構(gòu)I層下界面電子濃度和新結(jié)構(gòu)、傳統(tǒng)PSOI和傳統(tǒng)SOILDMOS在各自最高擊穿電壓下漏端的縱向電場(chǎng)和電勢(shì)分布。從圖3.4.1可以看出，由于階梯埋層的作用，階梯阻止了漏極對(duì)負(fù)電荷的抽取，在階梯處有很高濃度的電子積累，這就增強(qiáng)了I層的電場(chǎng)；圖3.4.2說(shuō)明了這種規(guī)律，可以看出，由傳統(tǒng)SOI的80V/um，PSOI的90V/um，增至SBPSOI的114V/um，相比常規(guī)結(jié)構(gòu)的159V，SBPSOI結(jié)構(gòu)耐壓高達(dá)244V。埋層承受了大約93.4%的耐壓。圖3.4.1SBPSOI器件擊穿時(shí)埋層階梯電荷分布圖3.4.2y方向縱向電場(chǎng)和電勢(shì)分布3.2擊穿電壓與器件結(jié)構(gòu)參數(shù)的關(guān)系3.2.1器件電壓與漂移區(qū)長(zhǎng)度和硅窗口長(zhǎng)度的關(guān)系SBPSOI器件的BV、硅層電壓、埋層電壓和襯底電壓隨漂移區(qū)和硅窗口長(zhǎng)度變化的關(guān)系如圖3.5。漂移區(qū)長(zhǎng)度有一個(gè)優(yōu)值，在達(dá)到這個(gè)優(yōu)值之前，橫向有效耐壓長(zhǎng)度增加，BV、隨漂移區(qū)長(zhǎng)度的增加而迅速提高，和也有增加，器件發(fā)生表面擊穿；隨著長(zhǎng)度的增加，擊穿電壓增大逐漸趨于飽和，器件發(fā)生體內(nèi)縱向擊穿。圖3.5.1中漂移區(qū)的濃度根據(jù)RESURF進(jìn)行優(yōu)化，到達(dá)優(yōu)值以后再增加漂移區(qū)長(zhǎng)度對(duì)耐壓基本沒(méi)有影響。在漂移區(qū)長(zhǎng)度的優(yōu)值點(diǎn)，SBPSOI結(jié)構(gòu)的擊穿電壓可較常規(guī)結(jié)構(gòu)提高53.5%。圖3.5.2中，隨著的增加，盡管耗盡向襯底延伸，有所增加，但BV卻在減小。因?yàn)榈脑黾?，SBPSOI結(jié)構(gòu)階梯處積累的電子密度從漏端到源端逐漸減小，根據(jù)帶電荷的高斯定理，降低，導(dǎo)致降低，BV也隨之降低。同時(shí)的減少，對(duì)硅層調(diào)制作用減弱，使略有減小。圖3.5.1擊穿電壓(BV)、、和與漂移區(qū)長(zhǎng)度的關(guān)系圖3.5.2擊穿電壓(BV)、、和與硅窗口長(zhǎng)度的關(guān)系圖3.5擊穿電壓(BV)、、和隨漂移區(qū)長(zhǎng)度和硅窗口長(zhǎng)度的變化趨勢(shì)Fig3.5BreakdownVoltage(BV)、、andWiththechangeoflengthofthedriftregionandthesiliconwindowlength3.2.2擊穿電壓與硅層厚度的關(guān)系由圖3.6所示，隨增加，SBPSOI的擊穿電壓先增加后下降，這是因?yàn)樵诓蛔兊那闆r下，耐壓隨增加而增加，當(dāng)>5Lm后，階梯對(duì)表面電場(chǎng)的調(diào)制作用大大減弱，擊穿電壓反而下降。不同情況下，當(dāng)取滿(mǎn)足RESURF條件的時(shí)耐壓最高。圖3.6BV和優(yōu)化的漂移區(qū)濃度與的關(guān)系Fig3.6BVandoptimizingtherelationshipbetweentheconcentrationofthedriftregionand3.2.3擊穿電壓與埋層厚度的關(guān)系圖3.7中隨增加，擊穿電壓也逐漸增加，因?yàn)楫?dāng)增加時(shí)，埋層階梯積累的電子密度變大，埋層電場(chǎng)增強(qiáng)。但受到器件結(jié)構(gòu)和工藝水平的限制，埋氧層不能太厚。圖3.7BV和優(yōu)化的漂移區(qū)濃度與的關(guān)系Fig3.7BVandoptimizingtherelationshipbetweentheconcentrationofthedriftregionand第四章部分雙面階梯埋氧SOI結(jié)構(gòu)4.1器件結(jié)構(gòu)及耐壓機(jī)理耐壓機(jī)理：通過(guò)雙面階梯埋氧層附加電場(chǎng)的調(diào)制作用，使表面電場(chǎng)在漂移區(qū)中部產(chǎn)生新的峰而趨于均勻；從源到漏漂移區(qū)厚度階梯增加，同時(shí)由于硅窗口的存在，耗盡層向襯底擴(kuò)展，縱向耐壓長(zhǎng)度增加，器件的橫向和縱向擊穿特性同時(shí)獲得改善。器件結(jié)構(gòu)：圖4.1為DSBPSOI高壓器件結(jié)構(gòu)示意圖。漂移區(qū)摻雜濃度和長(zhǎng)度分別為和，漂移區(qū)源端和漏端厚度分別為和，為埋氧層單階梯的長(zhǎng)度，和分別為埋氧層的階梯高度和埋氧層厚度，襯底摻雜濃度和耗盡層厚度分別為和t(x)，Si為源極下硅窗口長(zhǎng)度。DSBPSOI在工藝上可以采用氧注入隔離技術(shù)或階梯氧化再鍵合的技術(shù)，當(dāng)然作為一種新的結(jié)構(gòu)，工藝上還有待進(jìn)一步探索。圖4.1DSBPSOI結(jié)構(gòu)示意圖Fig4.1DSBPSOISchematic當(dāng)漂移區(qū)較薄時(shí)，階梯埋氧層拐角處強(qiáng)的電場(chǎng)峰對(duì)表面電場(chǎng)形成強(qiáng)烈的調(diào)制作用，在表面電場(chǎng)漂移區(qū)中部產(chǎn)生新的峰，抬高漂移區(qū)中部電場(chǎng)且降低源漏兩端的電場(chǎng)峰，使表面電場(chǎng)趨于理想的均勻分布。漂移區(qū)厚度的階梯分布，增加了縱向的耐壓長(zhǎng)度。源極下面的硅窗口緩解了SOI器件嚴(yán)重的自熱效應(yīng)，同時(shí)耗盡層向襯底擴(kuò)展，使埋氧層中的縱向電場(chǎng)遠(yuǎn)高于常規(guī)SOI器件；即通過(guò)增加介質(zhì)層中的電場(chǎng)提高了器件的縱向耐壓。圖4.2.1為DSBPSOI結(jié)構(gòu)的等勢(shì)線(xiàn)分布，可以看出漂移區(qū)中部等勢(shì)線(xiàn)分布垂直且較常規(guī)SOI結(jié)構(gòu)(見(jiàn)圖4.2.2)的等勢(shì)線(xiàn)分布密集，在埋氧層階梯位置分布更加集中。由于源極下端硅窗口的引入，耗盡層向襯底擴(kuò)展，襯底承擔(dān)了縱向擊穿電壓的一部分，同時(shí)增強(qiáng)了埋氧層中的電場(chǎng)，其電場(chǎng)由常規(guī)SOI的60V/cm提高到110V/cm，襯底和埋氧層承擔(dān)了約220V的電壓，而常規(guī)結(jié)構(gòu)僅為120V，使DSBPSOI結(jié)構(gòu)擊穿電壓由常規(guī)SOI的175V提高到270V。圖4.2.4中在DSBPSOI結(jié)構(gòu)埋氧層上界面存在4個(gè)約為的電場(chǎng)峰值，該電場(chǎng)強(qiáng)烈影響周?chē)妶?chǎng)的分布。在階梯埋氧層附加電場(chǎng)的調(diào)制作用下，表面電場(chǎng)漂移區(qū)中部出現(xiàn)了新的電場(chǎng)峰（圖4.2.3)，源漏電場(chǎng)峰降低的同時(shí)提高漂移區(qū)中部的電場(chǎng)，表面電場(chǎng)近乎達(dá)到理想的均勻分布。常規(guī)SOI結(jié)構(gòu)埋氧層上界面電場(chǎng)最大值僅為，對(duì)表面調(diào)制作用較小，表面電場(chǎng)沿漂移區(qū)長(zhǎng)度急劇下降，在漂移區(qū)中心部分達(dá)到極小值。很明顯，整個(gè)漂移區(qū)的電場(chǎng)分布是嚴(yán)重非均勻的。器件的擊穿電壓因邊界的高峰值電場(chǎng)而受到限制。對(duì)于非優(yōu)化的單漂移區(qū)結(jié)構(gòu)，因電場(chǎng)分布的非對(duì)稱(chēng)性加劇，擊穿電壓還會(huì)大大下降。常規(guī)SOI結(jié)構(gòu)漂移區(qū)表面電勢(shì)在漂移區(qū)始端上升較快，末端上升較緩，說(shuō)明了表面電場(chǎng)分布的不均勻性。作為對(duì)比，DSBPSOI的表面電勢(shì)分布近似為一條直線(xiàn)，說(shuō)明電場(chǎng)分布平緩，接近理想的電場(chǎng)分布，從而可獲得很高的擊穿電壓。DSBPSOI結(jié)構(gòu)埋氧層下界面由于耗盡層的擴(kuò)展，仍存在明顯的電場(chǎng)峰，約為，而常規(guī)SOI器件幾乎為零。隨著襯底濃度的降低，該電場(chǎng)進(jìn)一步增大，襯底承擔(dān)的耐壓也相應(yīng)增大。圖4.2.1DSBPSOI結(jié)構(gòu)等勢(shì)線(xiàn)分布圖4.2.2常規(guī)SOI結(jié)構(gòu)等勢(shì)線(xiàn)分布圖4.2.3表面電場(chǎng)和電勢(shì)分布圖4.2.4界面處橫向電場(chǎng)分布圖4.2器件電場(chǎng)和電勢(shì)分布Fig4.2Devicesandelectricpotentialdistribution4.2擊穿電壓與器件結(jié)構(gòu)參數(shù)的關(guān)系4.2.1擊穿電壓與漂移區(qū)摻雜濃度的關(guān)系圖4.3給出了擊穿電壓隨著漂移區(qū)摻雜濃度的變化，可以看出摻雜濃度都有一優(yōu)化值對(duì)應(yīng)最大擊穿電壓。圖4.3.1中當(dāng)漂移區(qū)濃度較小時(shí)，表面最高電場(chǎng)位于漏極，這時(shí)隨著漂移區(qū)摻雜濃度的增加擊穿電壓增大，當(dāng)漂移區(qū)濃度較大時(shí)，表面最高電場(chǎng)位于溝道邊緣，這時(shí)擊穿電壓隨著漂移區(qū)濃度的增加而降低，當(dāng)漂移區(qū)摻雜濃度為優(yōu)化值時(shí)，溝道邊緣電場(chǎng)和漏極電場(chǎng)相等，這時(shí)器件具有最高的擊穿電壓。優(yōu)化摻雜度隨著漂移區(qū)厚度的增加而降低，這與常規(guī)SOI結(jié)構(gòu)變化規(guī)律相同，即漂移區(qū)濃度和厚度的乘積要近似為一個(gè)常數(shù)。圖4.3.2中，優(yōu)化漂移區(qū)濃度隨著襯底濃度的降低而降低，這是因?yàn)橐r底濃度較低，漂移區(qū)電荷的共享效應(yīng)較小，所以?xún)?yōu)化摻雜濃度較低?？v向擊穿電壓由漂移區(qū)、埋氧層和襯底共同決定。當(dāng)襯底濃度較小時(shí)，雖然襯底耗盡層厚度較大，但埋氧層的縱向電場(chǎng)降低，且優(yōu)化漂移區(qū)濃度減小，所以導(dǎo)致最高擊穿電壓降低。襯底摻雜濃度增加時(shí)，優(yōu)化漂移區(qū)摻雜濃度增大，最高擊穿電壓增加，器件的比導(dǎo)通電阻降低，這在器件設(shè)計(jì)中是非常有利的。但襯底濃度過(guò)大時(shí)，最大擊穿電壓同時(shí)降低，故需要結(jié)合其他參數(shù)綜合設(shè)計(jì)。圖4.3.3中埋氧層厚度的作用與硅基的p型襯底相似，埋氧層厚度越大，對(duì)應(yīng)于硅基襯底濃度越低，縱向擊穿電壓越高。反之亦然。隨著埋氧層厚度的增加，優(yōu)化漂移區(qū)濃度降低，這是由于埋氧層厚度的增加導(dǎo)致表面橫向電場(chǎng)隨外加電壓增加較快，從而使達(dá)到的最大擊穿電壓所需的漂移區(qū)濃度越小。在器件設(shè)計(jì)中，埋氧層厚度是一個(gè)很重要的參數(shù)，很大程度上決定著器件所能達(dá)到的最大擊穿電壓。圖4.3.1不同時(shí)圖4.3.2不同時(shí)圖4.3.3不同時(shí)圖4.3擊穿電壓隨漂移區(qū)摻雜濃度的變化Fig4.3Withthebreakdownvoltagedriftregiondopingconcentration4.2.2比導(dǎo)通電阻、擊穿電壓與漂移區(qū)長(zhǎng)度的關(guān)系圖4.4為兩種結(jié)構(gòu)比導(dǎo)通電阻與擊穿電壓和的關(guān)系。當(dāng)漂移區(qū)長(zhǎng)度較小時(shí)，漂移區(qū)電場(chǎng)較高值位于表面，器件發(fā)生表面擊穿；隨著長(zhǎng)度的增加，橫向有效耐長(zhǎng)度增加，擊穿電壓增大逐漸趨于飽和，器件發(fā)生體內(nèi)縱向擊穿。隨著漂移區(qū)長(zhǎng)度的增加，DSBPSOI結(jié)構(gòu)的擊穿電壓可較常規(guī)SOI結(jié)構(gòu)提高58%，同時(shí)導(dǎo)通電阻下降10%，說(shuō)明DSBPSOI結(jié)構(gòu)很大程度上改善了擊穿電壓和導(dǎo)通電阻的折衷關(guān)系，緩解了器件在擊穿電壓和導(dǎo)通電阻上的矛盾。圖4.4比導(dǎo)通電阻與擊穿電壓和的關(guān)系Fig4.4Thantherelationshipbetweenbreakdownvoltageandon-resistanceand從以上的討論中我們可以知道，在器件優(yōu)化設(shè)計(jì)中，為了獲得高的擊穿電壓，器件表面電場(chǎng)分布應(yīng)盡可能均勻。當(dāng)表面電場(chǎng)峰值小于等于臨界擊穿電場(chǎng)時(shí)，器件可以達(dá)到最大的擊穿電壓。在結(jié)構(gòu)參數(shù)的優(yōu)化中，為了獲得高擊穿電壓和小的導(dǎo)通電阻，結(jié)構(gòu)參數(shù)必須綜合考慮，以達(dá)到設(shè)計(jì)要求，并具有很好的工藝容差，保證器件可靠地工作于安全區(qū)。

第五章結(jié)論本論文以橫向高壓器件為研究對(duì)象，利用電場(chǎng)調(diào)制及電荷對(duì)局域場(chǎng)的屏蔽效應(yīng)，系統(tǒng)地研究了優(yōu)化設(shè)計(jì)SOI、LDMOS器件技術(shù)。以電場(chǎng)調(diào)制和電荷對(duì)局域電場(chǎng)的屏蔽效應(yīng)為指導(dǎo)，針對(duì)SOI、LDMOS器件提出了新的優(yōu)化方案。具體結(jié)論如下：（1）部分單面階梯埋氧型：本文提出的新型的單面階梯埋氧部份SOI(SBPSOI)器件結(jié)構(gòu)。埋層階梯處引入的負(fù)電荷增強(qiáng)了介質(zhì)電場(chǎng)，調(diào)制了表面電場(chǎng)。在2的埋氧層和0.5的頂層硅上獲得了244V的擊穿電壓和114V/的埋層電場(chǎng)。當(dāng)Lw為3um，Vg=15V和Vd=30V時(shí)，SBPSOI結(jié)構(gòu)的最大溫度比常規(guī)SOI降低了34.76K。這充分說(shuō)明，提出的新結(jié)構(gòu)在提高擊穿電壓的同時(shí)，緩解了自熱效應(yīng)。所以，該結(jié)構(gòu)在高壓和功率集成電路中的具有應(yīng)用潛力。（2）部分雙面階梯埋氧型：本文提出的DSBPSOI結(jié)構(gòu)具有優(yōu)化表面電場(chǎng)分布和縱向電場(chǎng)分布，以及緩解自熱效應(yīng)的優(yōu)點(diǎn)。階梯埋氧層的附加電場(chǎng)在漂移區(qū)中部產(chǎn)生新的電場(chǎng)峰抬高了漂移區(qū)中部表面電場(chǎng)，同時(shí)降低源漏極電場(chǎng)，使其趨于均勻的理想分布。由于硅窗口的存在，耗盡層向襯底擴(kuò)展，縱向耐壓長(zhǎng)度增加，埋氧層中縱向電場(chǎng)增大，器件的縱向擊穿特性獲得改善。建立了DSBPSOI的漂移區(qū)電場(chǎng)的二維解析模型，研究了器件結(jié)構(gòu)參數(shù)間的優(yōu)化關(guān)系。仿真結(jié)果表明，與常規(guī)SOI器件相比較，DSBPSOI結(jié)構(gòu)在緩解自熱效應(yīng)的同時(shí)，擊穿電壓可提高58%，同時(shí)比導(dǎo)通電阻降低10%。

參考文獻(xiàn)[1]CristoloveanuS.FAR–FUTURETRENDSINSOITECHNOLOGY:AGUESS.Internationaljournalofhighspeedelectronicsandsystems,2002,12(02):137-145[2]HuangYS,BaligaBJ.ExtensionofRESURFprincipletodielectricallyisolatedpowerdevices.PowerSemiconductorDevicesandICs,1991.ISPSD'91.,Proceedingsofthe3rdInternationalSymposiumon.IEEE,1991:27-30.[3]SunkavalliR,TambaA,BaligaBJ.StepdriftdopingprofileforhighvoltageDIlateralpowerdevices.SOIConference,1995.Proceedings.,1995IEEEInternational.IEEE,1995:139-140[4]R.P.Zingg,I.Weijland,H.V.Zwol,etal.850VDMOS-switchinsilicon-oninsulatorwithspecificRon13?-mm2.IEEEInternationalSOIConference，2000:62-63[5]ChungSK.AnanalyticalmodelforbreakdownvoltageofsurfaceimplantedSOIRESURFLDMOS.ElectronDevices,IEEETransactionson,2000,47(5):1006-1009[6]SonWS,SohnYH,ChoiS.RESURFLDMOSFETwithatrenchforSOIpowerintegratedcircuits.Microelectronicsjournal,2004,35(5):393-400[7]PathiranaGPV,UdreaF,NgR,etal.3D-RESURFSOILDMOSFETforRFpoweramplifiers.PowerSemiconductorDevicesandICs,2003.Proceedings.ISPSD'03.2003IEEE15thInternationalSymposiumon.IEEE,2003:278-281[8]NakagawaA,YasuharaN,BabaY.Breakdownvoltageenhancementfordevicesonthinsiliconlayer/silicondioxidefilm.ElectronDevices,IEEETransactionson,1991,38(7):1650-1654[9]FunakiH,YamaguchiY,HirayamaK,etal.New1200VMOSFETstructureonSOIwithSIPOSshieldinglayer.PowerSemiconductorDevicesandICs,1998.ISPSD98.Proceedingsofthe10thInternationalSymposiumon.IEEE,1998:25-28[10]MerchantS,ArnoldE,BaumgartH,etal.Realizationofhighbreakdownvoltage(>700V)inthinSOIdevices[C]//PowerSemiconductorDevicesandICs,1991.ISPSD'91.,Proceedingsofthe3rdInternationalSymposiumon.IEEE,1991:31-35[11]MerchantS,ArnoldE,BaumgartH,etal.DependenceofbreakdownvoltageondriftlengthandburiedoxidethicknessinSOIRESU