2023年1月2日《通信電路原理》--北航11年1笫7章

鎖相環(huán)路

7.1概述7.2PLL基本原理7.3PLL的線性分析7.4PLL的非線性分析7.5集成鎖相環(huán)介紹7.6PLL電路實(shí)例與應(yīng)用舉例舉例PLL小結(jié)2023年1月2日《通信電路原理》--北航11年27.5.1集成鎖相環(huán)分類參考：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用（英）》（LPLL和DPLL可仿真到五階）。線性模擬環(huán)linearPLL（LPLL）

：通用型（多功能）：VCO，PD，VCO+PD+AMP；專用型：AM/PM的解調(diào)，CTV中的色度信號(hào)同步環(huán)。部分?jǐn)?shù)字環(huán)digitalPLL（DPLL）：完全數(shù)字環(huán)all-digitalPLL（ADPLL）：通用型（多功能）：數(shù)字VCO，數(shù)字PD+數(shù)字VCO；專用型：頻率合成器。2023年1月2日《通信電路原理》--北航11年37.5.2工藝特點(diǎn)與頻率范圍模擬型--雙極性電路（0~50MHz）：NE565（<500KHz）；NE560NE562（<30MHz）；NE564（<50MHz）。數(shù)字型：

雙極性電路（0~250MHz）；CMOS電路（0~25MHz）。7.5.3實(shí)驗(yàn)用集成鎖相環(huán)NE565電路分析集成鎖相環(huán)NE565介紹（電路：P458）7.5.4數(shù)字鎖相環(huán)參考：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用（英）》（LPLL和DPLL可仿真到五階）。鎖相環(huán)路可分為LPLL、DPLL和

ADPLL三類。數(shù)字鎖相環(huán)路有如下特點(diǎn)：1、全部或部分采用數(shù)字電路。受干擾的影響比模擬電路小，使工作的可靠性提高。2、易于采用大規(guī)模集成電路。3、在全數(shù)字鎖相環(huán)路中，時(shí)鐘源通常不直接受控，這將有利于提高環(huán)路的性能。4、應(yīng)用全數(shù)字鎖相環(huán)路，在一定范圍內(nèi)可以消除類似于模擬鎖相環(huán)路中壓控振蕩器控制特性的非線性、環(huán)路濾波器傳輸函數(shù)的不穩(wěn)定等的影響，從而改善鎖相環(huán)路的性能。2023年1月2日《通信電路原理》--北航11年67.5.4數(shù)字鎖相環(huán)（續(xù)1）線性環(huán)linearPLL（LPLL）：線性環(huán)LPLL是由線性元件構(gòu)成的；

鑒相器PD是四象限模擬相乘器；

環(huán)路濾波器可采用passivelead-lagfilter（PassiveLL），activelead-lagfilter（ActiveLL）或

activePIfilter（ActivePI）；振蕩器可采用VCO

或VCO

followedbyadivide-by-Ncounter（VCO+scaler）。7.5.4數(shù)字鎖相環(huán)（續(xù)2）部分?jǐn)?shù)字環(huán)digitalPLL（DPLL）：部分?jǐn)?shù)字環(huán)DPLL是線性元件和數(shù)字方塊的混合系統(tǒng)；僅鑒相器是利用數(shù)字方塊，其余相同；鑒相器PD是采用theEXORgate，theedge-triggeredJKflipflop或phase-frequencydetector（PFD）；PFD的性能最好。環(huán)路濾波器用PassiveLL，ActiveLL或ActivePI；振蕩器用VCO

或VCO+scaler。2023年1月2日《通信電路原理》--北航11年87.5.4數(shù)字鎖相環(huán)（續(xù)3）完全數(shù)字環(huán)all-digitalPLL（ADPLL）：完全數(shù)字環(huán)ADPLL是全部由數(shù)字方塊構(gòu)成的；完全數(shù)字環(huán)ADPLL的類型很多，下面僅介紹仿真中用的各類數(shù)字方塊；鑒相器PD是采用theEXORgate或theedge-triggeredJKflipflop；環(huán)路濾波器在仿真中總是采用K-Counter；振蕩器可采用Increment/DecrementCounter。7.6.1PLL的基本特性與應(yīng)用領(lǐng)域（1）鎖定特性：環(huán)路鎖定狀態(tài)時(shí)，VCO跟蹤輸入信號(hào)頻率，只有很小的穩(wěn)態(tài)相差。叫“取樣鎖相環(huán)”。這種環(huán)路可用于載波恢復(fù)和頻率合成。（2）載波跟蹤特性：壓控振蕩器的輸出頻率只跟蹤輸入信號(hào)的載頻，那么就稱之為載波跟蹤狀態(tài)，這種環(huán)路叫“載波跟蹤環(huán)”，或稱“窄帶跟蹤環(huán)”。這種環(huán)路可用于鎖相接收機(jī)。（3）調(diào)制跟蹤特性：壓控振蕩器的輸出頻率跟蹤輸入的調(diào)制信號(hào)變化。這種狀態(tài)就是調(diào)制跟蹤狀態(tài)，這種環(huán)稱為“調(diào)制跟蹤環(huán)路”，或稱“寬帶跟蹤環(huán)”。這種環(huán)路可實(shí)現(xiàn)高質(zhì)量的調(diào)角信號(hào)的解調(diào)。（4）易于集成化。（5）主要應(yīng)用領(lǐng)域：窄帶跟蹤接收；鎖相鑒頻；載波恢復(fù)；頻率合成。2023年1月2日《通信電路原理》--北航11年107.6.2窄帶跟蹤濾波器（鎖相接收機(jī)）--載波跟蹤環(huán)（1）空間信號(hào)的基本特性衛(wèi)星或其它宇宙飛行器向地面發(fā)回的信號(hào)通常都較微弱。頻率漂移嚴(yán)重（因存在多普勒效應(yīng)與振蕩器中心頻率不穩(wěn)）。例如：頻率為100MHZ，多普勒頻移為±3KHz。信標(biāo)信號(hào)本身頻帶寬度較窄。例如：為6Hz左右。若使用普通接收機(jī)，帶寬為6KHz左右。接收機(jī)帶寬比信號(hào)帶寬大1000倍，接收的噪聲大1000倍，很微弱的信號(hào)被淹沒。鎖相接收機(jī)的中頻頻率可以跟蹤接收信號(hào)頻率的漂移，而且?guī)捰趾苷?，故又稱為“窄帶跟蹤濾波器”。2023年1月2日《通信電路原理》--北航11年117.6.2窄帶跟蹤濾波器--載波跟蹤環(huán)（續(xù)1）（2）方框原理圖本地標(biāo)準(zhǔn)中頻參考信號(hào)f4，是高度穩(wěn)定的?；祛l器輸出中頻信號(hào)的頻率與本地中頻參考信號(hào)的頻率相等。f1有漂移，f2跟蹤f1的漂移。PLL電路設(shè)計(jì)為窄帶（6Hz），故又稱為“窄帶跟蹤濾波器”。2023年1月2日《通信電路原理》--北航11年127.6.2窄帶跟蹤濾波器--載波跟蹤環(huán)（續(xù)2）（3）跟蹤濾波器的頻率特性7.6.3用作相干解調(diào)器中的載波恢復(fù)電路對(duì)于數(shù)字調(diào)相信號(hào)，相干解調(diào)是最佳解調(diào)方式。實(shí)現(xiàn)相干解調(diào)，需要一個(gè)與輸入信號(hào)頻率相等和有很小相差的本地參考載波。如果輸入信號(hào)內(nèi)含有載波頻率分量，則可用一個(gè)帶寬很窄的濾波器將其提取出來。PLL的帶寬可以做得很窄，而且能夠跟蹤載波頻率的變化，所以用它來提取載波特別合適。對(duì)于PSK信號(hào)，由于不包含有載頻及其倍頻成分，故不能直接用載波跟蹤環(huán)提取載波，必須選用非線性變換（例如：利用平方律器件的平方作用），將PSK信號(hào)中的載波信息變換成載波分量；再用PLL提取出來作相于解調(diào)載波使用。這種抑制載波的調(diào)制信號(hào)的載波提取的鎖相環(huán)路形式很多，例如有：平方環(huán)、Costas環(huán)、反調(diào)制環(huán)等。

2023年1月2日《通信電路原理》--北航11年147.6.3用作相干解調(diào)器中的載波恢復(fù)電路（續(xù)1）（1）平方環(huán)用來作載頻提取的平方環(huán)組成原理圖，如下圖所示。它利用平方律器件的平方作用，將無載頻分量的輸入信號(hào)變換為有載頻倍頻分量的信號(hào)輸出，用載波跟蹤環(huán)提取出此倍頻分量，再經(jīng)分頻可獲得相干載波。2023年1月2日《通信電路原理》--北航11年157.6.3用作相干解調(diào)器中的載波恢復(fù)電路（續(xù)2）（2）Costas環(huán)考斯特斯環(huán)（又稱同相-正交環(huán)）原理圖，如下圖所示。它由兩個(gè)互為正交的環(huán)路通路組成，利用相乘器的非線性變換功能，環(huán)路設(shè)計(jì)成窄帶，可以提取相干載波。2023年1月2日《通信電路原理》--北航11年167.6.4鎖相鑒頻--調(diào)制跟蹤環(huán)（1）方框原理圖環(huán)路對(duì)于輸入相位的變化相當(dāng)于一低通濾波器。若輸入信號(hào)為調(diào)頻信號(hào)，中心角頻率為ωi0

，相位變化部分θi(t)。當(dāng)環(huán)路已鎖定于ωi0，并且假定對(duì)輸入相位θi(t)，環(huán)路的傳輸特性近似為1，則有θo(t)=θi(t)，即壓控振蕩器的相位變化部分與輸入信號(hào)相同。產(chǎn)生θo(t)的變化所需的控制電壓vp(t)與調(diào)制信號(hào)成正比。7.6.4鎖相鑒頻--調(diào)制跟蹤環(huán)（續(xù)1）（2）求解調(diào)信號(hào)的輸出vp(t)

設(shè)：鎖定時(shí)：有：上圖2023年1月2日《通信電路原理》--北航11年187.6.4鎖相鑒頻--調(diào)制跟蹤環(huán)（續(xù)2）（3）實(shí)驗(yàn)電路分析2023年1月2日《通信電路原理》--北航11年19舉例1:PLL頻率特性的測(cè)試電路下圖為鎖相環(huán)路頻率特性的測(cè)試電路。LF為無源比例積分濾波器：求：畫此電路的線性相位數(shù)學(xué)模型；求此電路的傳遞函數(shù)。2023年1月2日《通信電路原理》--北航11年20舉例1:PLL頻率特性的測(cè)試電路（續(xù)1）鎖相鑒頻電路，是。有：上圖舉例2：一階環(huán)路的正弦鑒相器靈敏度為，壓控振蕩器調(diào)制靈敏度為，電壓幅度為，中心角頻率為求：環(huán)路鎖定時(shí)的穩(wěn)態(tài)相差；壓控振蕩器的直流控制電壓。（2）設(shè)輸入信號(hào)為：求：環(huán)路鎖定時(shí)壓控振蕩器的輸出電壓；環(huán)路的3dB帶寬為多少KHz。（1）設(shè)輸入信號(hào)為：舉例3：一階環(huán)路接通瞬間輸入和輸出信號(hào)分別為：環(huán)路參數(shù)有兩種組合：

（1）（2）求：（1）上述兩種環(huán)路參數(shù)下，哪一種能使環(huán)路鎖定？為什么？（2）計(jì)算環(huán)路鎖定后的穩(wěn)態(tài)相差。（3）寫出輸出信號(hào)的表示式和環(huán)路的3dB帶寬。PLL小結(jié)（1）一個(gè)相位數(shù)學(xué)模型PLL小結(jié)（續(xù)1）（2）兩個(gè)數(shù)學(xué)方程線性化復(fù)頻域方程:時(shí)域方程:（3）三個(gè)傳遞函數(shù)誤差傳遞函數(shù)：閉環(huán)傳遞函數(shù)：開環(huán)傳遞函數(shù)：2023年1月2日《通信電路原理》--北航11年25PLL小結(jié)（續(xù)2）（4）線性PLL的特性與分析的方法跟蹤特性：采用拉氏變換及其逆變換的方法求解瞬變過程；采用拉氏終值定理求穩(wěn)態(tài)相差。頻率特性：利用閉環(huán)傳遞函數(shù)求相位傳遞的幅頻特性和相頻特性，環(huán)路3dB帶寬。穩(wěn)定特性：利用開環(huán)傳遞函數(shù)。噪聲特性：利用PLL工作于線性范圍內(nèi)的噪聲相位模型。2023年1月2日《通信電路原理》--北航11年26PLL小結(jié)（續(xù)3）（5）非線性分析的幾個(gè)問題相平面圖的特點(diǎn)。穩(wěn)定平衡點(diǎn)與不穩(wěn)定平衡點(diǎn)的含義。同步帶ωH的含義。捕捉帶ωP，快捕帶ωL與捕捉時(shí)間TP的含義。捕捉過程：頻率牽引過程與相位鎖定過程。2023年1月2日《通信電路原理》--北航11年27PLL小結(jié)（續(xù)4）（6）PLL的應(yīng)用載波跟蹤環(huán)---窄帶跟蹤環(huán)。調(diào)制跟蹤環(huán)---寬帶跟蹤環(huán)。載波恢復(fù)---平方環(huán)和Costas環(huán)。頻率合成---取樣鎖相環(huán)。舉例2求解：返回求：環(huán)路鎖定時(shí)的穩(wěn)態(tài)相差壓控振蕩器的直流控制電壓（2）設(shè)輸入信號(hào)為：求：環(huán)路鎖定時(shí)壓控振蕩器的輸出電壓環(huán)路的3dB帶寬為多少KHz（）。（1）設(shè)輸入信號(hào)為：2023年1月2日《通信電路原理》--北航11年29舉例3求解：返回一階環(huán)路接通瞬間輸入和輸出信號(hào)分別為：（1）（2）能使環(huán)路鎖定。不能使環(huán)路鎖定。環(huán)路鎖定后的穩(wěn)態(tài)相差：輸出信號(hào)：環(huán)路的3dB帶寬：（）2023年1月2日《通信電路原理》--北航11年30具有理想積分濾波器的二階環(huán)路的幅頻特性：2023年1月2日《通信電路原理》--北航11年31附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》

passivelead-lagfilter：2023年1月2日《通信電路原理》--北航11年32附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)1）First-orderactivelead-lagfilter：2023年1月2日《通信電路原理》--北航11年33附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)2）Second-order

activelead-lagfilter：2023年1月2日《通信電路原理》--北航11年34附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)3）Third-order

activelead-lagfilter：Thisfilterisbuiltfrom2sections.Thefirstsectionisanordinaryfirst-orderactivelead-lagfilterhavingonepoleandonezero.Thesectionsectionisatwopolefilterhavingnozero.2023年1月2日《通信電路原理》--北航11年35附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)4）Thesectionsectionisatwopolefilterhavingnozero.Letthetransferfunctionofsection1beF1(s),thetransferfunctionofsection2F2(s).

附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)5）Thisfilteralsoconsistsof2sections.Section1isidenticalwiththesecond-orderlead-lagfilter.Ithastworealpolesandonezero.thetransferfunctionofsection1beF1(s).

Thesectionsectionisatwopolefilterhavingnozero.附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)6）activePIfilter：Thename"PIfilter"isderivedfrom"proportional+integral",henceisthesamecircuitwhichisalsousedinPIorPIDcontrollers.TheoutputsignalofaPIfilterisineffectaweightedsumofinputsignalandintegraloftheinputsignal.附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)7）Second-order

active

PI

filter.

Thisfilterhastwopolesandonezero.Thepolesareats=0ands=-1/τ3,thezeroisats=-1/(τ2+τ3).附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)8）Itconsistsoftwocascadedfiltersections.Section1isanordinaryfirst-orderPIfilter

havingthetransferfunctionF1(s).

Thesecondsectionisthesameusedinthedesignoftheactivelead-lagloopfilter.2023年1月2日《通信電路原理》--北航11年40附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)9）Itagainconsistsoftwofiltersections.Thefirstisidenticalwiththe2nd-orderPIfilterhavingthetransferfunctionF1(s).Thesecondsectionisidenticalwiththatusedinthedesignoftheactivelead-lagloopfilter.附錄一：《鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用》（續(xù)10）K-CounterLoopFilter.

TheK-counterconsistsoftwoseparatecounters,called"up-counter"and"down-counter".Thecountershaveacommonclockinput(CP).ThecounterinputCPisdrivenbyahighfrequencyclockwhosefrequencyisMtimesthecenterfrequencyf0ofthePLL.TheU/Dinputisadirectioninput.Whenitislow,theup-counterisenabled,otherwisethedown-counterisactive