?市海思半導(dǎo)體2014-2015。保留一切權(quán)利。商標(biāo) 注 客戶服務(wù)： 計(jì)建議等。本文檔提供Hi3516A/Hi3516D的硬件設(shè)計(jì)方法。

1.3.3.2章節(jié)，VI前 原理圖設(shè)計(jì)建 復(fù)位和Watchdog電 DDR電路設(shè) CORE電源設(shè) DDR電源設(shè) IO電源設(shè) PLL電源設(shè) USB接 MAC接 SPI和I2C接 SD卡設(shè) PCB設(shè)計(jì)建 DDR信號(hào)設(shè) 典型接口PCB設(shè)計(jì)建 USB接口設(shè) 整機(jī)ESD設(shè)計(jì)建 背 整機(jī)ESD設(shè)計(jì)建 Hi3516A/Hi3516DHi3516A/Hi3516D硬件設(shè)計(jì)插圖圖1-1晶體振蕩電 圖1-3外部復(fù)位和Watchdog典型設(shè)計(jì)電 圖1-5Hi3516A對(duì)接單顆16bit數(shù)據(jù)位寬DDR3/3LSDRAM的拓?fù)浣Y(jié)構(gòu) 圖1-6Hi3516A對(duì)接兩顆16bit數(shù)據(jù)位寬DDR3/3LSDRAM的拓?fù)浣Y(jié)構(gòu) 圖1-7Hi3516A差分時(shí)鐘DDR_CLK_N、DDR_CLK_P一驅(qū)一應(yīng) 圖1-8地址和命令信號(hào)一驅(qū)一應(yīng) 圖1-9地址和命令信號(hào)一驅(qū)二應(yīng) 圖1-11電源上電順序 圖1-12電源下電順序 圖1-18ADC接口內(nèi)置ESD保護(hù)電路示意 圖1-19使用ADC接口檢測(cè)電池的推薦電 圖2-2Hi3516A對(duì)應(yīng)的core電源管 Hi3516A/Hi3516DHi3516A/Hi3516D硬件設(shè)計(jì)表格 表1-3信號(hào)描 表1-4單片SPIFlash匹配設(shè)計(jì)推 表1-5單片NANDFlash匹配設(shè)計(jì)推 表2-1Hi3516A內(nèi)DDR信號(hào)長 022015-02- 信原理圖設(shè)計(jì)本文以Hi3516A描述為例，未有特殊說明，Hi3516DHi3516AClocking推薦晶振連接方式及器件參數(shù)如圖1-1所示。選用的電容需要跟晶振的負(fù)載電容匹配，材質(zhì)建議采 NPO參數(shù)如圖1-2所示。T4管腳分別支持WDG_RSTN和SYS_RSTN_OUT兩種功能。當(dāng)Hi3516A使用內(nèi)部復(fù)位時(shí)，T4管腳復(fù)用為SYS_RSTN_OUT功能；當(dāng)Hi3516A使用外部復(fù)位時(shí)，T4管腳復(fù)用為WDG_RSTN功能。當(dāng)POR_SEL為低電平時(shí)，選擇內(nèi)部復(fù)位，主上電后由內(nèi)部POR（Poweron130ms效；當(dāng)選擇內(nèi)部復(fù)位時(shí)，RSTN管腳可懸空處理。推薦客戶采用Hi3516AT4管腳SYS_RSTN_OUT輸出復(fù)位信號(hào)來復(fù)位與小系統(tǒng)相關(guān)的外設(shè)（例如：存放boot的flash器件。當(dāng)POR_SEL為高電平時(shí)，選擇外部復(fù)位，此時(shí)RSTN管腳為復(fù)位信號(hào)輸入管WDG_RSTNRSTN管腳檢測(cè)到低RSTN管腳直連。JTAGDebug器。JTAGDebug接口信號(hào)描述如表1-1所示。2所示。01上的JTAG_EN引腳上拉，阻值4.7kΩ。V工作模式。硬件配置信號(hào)描述如下表1-3所示。IJTAGdebug1：EnableJTAGI0：SPI1：NANDFLASHI0：SPINORISFC_DEVICE_MODE=0SFC_DEVICE_MODE=1ISPINANDFLASHECCISPINANDFLASHPageSize。0：2KBpagesize；1：4KBpagesizeIII接口介4Gbit，最高比特率可達(dá)1600Mbps，支持DDRTrainingDDR拓?fù)浣Y(jié)匹配方式設(shè)計(jì)DQ、DQS雙向信

負(fù)載端時(shí)鐘信號(hào)的N/P通過1100?±1%1-7所示。地址信號(hào)和命令串聯(lián)33?串阻，如圖1-8所示。T點(diǎn)各串聯(lián)133Ω1-9所示。Hi3516A

R_PKGL_PK

L_PKG GL_R_GHi3516AL_R_G數(shù)據(jù)掩碼接口介如果主選擇從SPIFLASH啟動(dòng)，那么主的復(fù)位信號(hào)釋放之后，主默認(rèn)從SFC_CS1N管腳（R3）flash中bootbootflashCS管腳連接至SPIFLASHSFC_CS1N管腳上。如果主選擇從NANDFLASH啟動(dòng)，那么主的復(fù)位信號(hào)釋放之后，主默NF_CSN0管腳（引L1）控制flash中boot。這種情況下，請(qǐng)將存放bootflashCS管腳連接至NANDFLASHNF_CSN0管腳上。Hi3516ANANDFLASHNANDFLASH可自動(dòng)適配，無需信號(hào)處值為4.7kΩ；SFC_HOLD和SFC_CSN需要上拉，上拉電阻阻值為4.7kΩ。NANDFlash8bitSLCMLCNANDFlash器件。外接單片NANDFlash時(shí)，匹配設(shè)計(jì)推薦如表1-5所示。Hi3516A電源設(shè)計(jì)參數(shù)請(qǐng)參見《Hi3516A專業(yè)型HDIPCameraSoc用戶指南》2.7VDD_MEDIA：Media部分的內(nèi)核電源，連接1.1V電源。電源選型，要求其供電能力不少于2A。建議設(shè)計(jì)實(shí)現(xiàn)SVB功能，具體參考HI3516ADMEB原能力不少于1A。在單板設(shè)計(jì)時(shí)，建議保留SVB調(diào)壓功能，具體參考HI3516ADMEB原理圖。能力不少于1A。在單板設(shè)計(jì)時(shí)，建議保留SVB調(diào)壓功能，具體參考HI3516ADMEB原理圖。1ASVB調(diào)壓功能，具體參考HI3516ADMEB原理圖。Hi3516ADDRCDDR3DDR3L，電源需要1.5V/1.35VVref需要腳（管腳名VDDIO_DDR和VDDIO_CK_DDR）供電。DDRPLL電源（VDD_DDRPLL連3.3V電源。必須使用（1k?@100MHz）和主的3.3VIO電源進(jìn)行每個(gè)電源管腳和參考電源管腳旁邊放1個(gè)0.1uF的去耦電容。 IOIO電源（管腳DVDD33連3.3VDVDDIO_RGMIISensor時(shí)鐘、復(fù)位和配置管腳IO電源（DVDD3318_SENSOR支3.3VMIPI/LVDS接口電源（管腳VDD18_MIPI連3.3V1.8VVI接口電源（管腳名DVDD3318_VI電平支持3.3V1.8V電源，實(shí)際連接的電源PLLAVDD33_PLL：連接3.3V電源建議 電源利用磁珠（1k?@100MHz）進(jìn)行設(shè)計(jì)，具體電路設(shè)計(jì)請(qǐng)參上電上電順 四路core電源中，VDD_MEDIA、VDD_CPU、VDD_DDR同時(shí)先上電10ms后，VDD再上USBUSB電源設(shè)計(jì)建MACHi3516AMAC支持RGMII、RMII和MII模式。各模式的信號(hào)連接如下圖RTL8201F的TXER管腳有內(nèi)部弱下拉，外部可以懸空處理模擬接口設(shè)外置參考電阻VDAC_IREF需要對(duì)接一個(gè)1KΩ精度為1%的電阻到Hi3516A支持CVBS自動(dòng)檢測(cè)功能，在不連接CVBS顯示器時(shí)，自動(dòng)關(guān)閉VDAC模塊，達(dá)到降低功耗的目的。如果產(chǎn)品應(yīng)用中需要使用此功能，在硬件上 模擬音頻接口設(shè)AC_OUTR10uF。AC_LINELAC_LINERLineMIC的輸入通道。如果輸入設(shè)備為：PC，?MICSpeaker?MICMIC，Speaker最好封?Speaker音腔開孔大小保證一定的面積比例即可，15%以上。一般來說音腔大，?MIC0.8～1.2mmMIC設(shè)計(jì)音腔，即保?MICSpeaker在機(jī)器內(nèi)部漏音或者機(jī)器本身I2S接

在物理接口上，VI模塊包含了兩種接口：ParallelCMOS輸入接口和多模式輸據(jù)。接口頻率可達(dá)148.5MHz。?多模式輸入接口復(fù)用為MIPI/LVDS時(shí)，有2組差分時(shí)鐘信號(hào)，每組差分時(shí)目不大于4對(duì)，那么這個(gè)差分時(shí)鐘和數(shù)據(jù)信號(hào)必須接到MIPI0。接口頻率可達(dá)500MHz?對(duì)于14bit的sensor，Rawdata按照順序?qū)親i3516AVI接口的任14bit，推薦接D0-D13?對(duì)于12bit的sensor，Rawdata按照順序?qū)親i3516AVI接口的任12bit，推薦接D0-D11VO接口設(shè)

SPII2C3.3VSDHi3516A2SDIOSDXCSDHC卡。DETECTCWPR必須使用4.7kΩ電阻上拉至3.3V電源上。

復(fù)用為GPIO信號(hào)。作時(shí)間。使用ADC1-19電路結(jié)構(gòu)，R1取值需大于

RTC在固定分頻模式，計(jì)時(shí)精度主要取決于外置晶體，請(qǐng)綜合考慮晶體頻率誤置高精度集成RTC。Hi3516A支持8個(gè)接口AVDD_EFUSE管腳必須接將JTAG_TCK、JTAG_TMS、JTAG_TRSTN、JTAG_TDO、JTAG_TDI配置為DVDD3318_VI。該模塊不使用時(shí)，電源管腳需要供電，電源電壓3.3V或者AVDD33_RTC、AVDD_BAT。RTC模塊不使用時(shí)，電源管腳和BAT管腳要AVDD33_USB、AVDD33_AC和AVDD33_VDAC。USB、AudioCodec和塊進(jìn)入POWERDOWN模式。DVDD18_SDIO。不使用SDXC卡的時(shí)候，這個(gè)管腳可以懸空。PCB設(shè)計(jì)建Core電濾波電容類型和數(shù)Core電源的濾波電容類型、數(shù)量和布局建議6-8層板建議完全Hi3516ADMEB的設(shè)計(jì)、4層板建議完全Hi3516AREFB的設(shè)計(jì)，電容材質(zhì)推薦X7R材質(zhì)，具體請(qǐng)參考Hi3516ADMEB原理圖，如圖2-1所示。VDD_MEDIA電源通道必須滿足至少2A的過電流能力、VDD、VDD_CPU圖2-2是Hi3516A對(duì)應(yīng)的core電源管腳，其去耦電容布局需要特別注意以下幾點(diǎn):PinR15、P1512.2uF1100nFDDR電DDR3/3L1.5V/1.35VHi3516ADDR1.5V/1.35V電源管腳連接到同一個(gè)電源網(wǎng)絡(luò)，每個(gè)電源管腳旁邊盡可能就近擺放去耦電容。Hi3516ADDR電源至少有一個(gè)10μF的對(duì)地濾波電容。Hi3516A和DDR3/3LSDRAM的VREF（0.75V/0.675V）電源都必須和其他電源，容，并且最好在PCB上對(duì)VREF加包地處理。DDR3/3L顆粒1.5V/1.35V電源管IO電100nF去耦電容，并緊靠供電管腳擺放，兩個(gè)及以上管腳一組時(shí)至少靠近管腳就近放置一個(gè)2.2uF去耦電容。時(shí)AVDD33_PLL為3.3V的PLL電源，建議通過磁珠與單板3.3V電源，3.3V電DDRPCB設(shè)計(jì)的時(shí)候完全拷貝海思提供的設(shè)計(jì)文件。時(shí)鐘信

CLK1CLK0時(shí)鐘走線長度為參照進(jìn)行走線，走線長度偏差控制在±200mil以數(shù)據(jù)選通信號(hào)線數(shù)據(jù)信數(shù)據(jù)掩碼信號(hào)線地址信控制信號(hào)

制在3000mil以內(nèi)。

PCB走線特性阻抗50Ω，差分信號(hào)PCB走線特性阻抗100ΩMDI+_0、MDI-_0、MDI+_1、MDI-_1、MDI+_2、MDI-_2、MDI+_3、MDI- USBUSBPCB設(shè)計(jì)建差控制在±5mil以內(nèi)。差分?jǐn)?shù)據(jù)線控制90?±10%此外，還應(yīng)遠(yuǎn)離低速非周期信號(hào)，保證至少20mil的距離。 功能單元供電電源AVDD33_USB和AVSS_USB，分別對(duì)應(yīng)3.3V電源和地。設(shè)計(jì)建3.3V3.3VAVDD33_USB和AVSS_USB管腳。模擬音頻接口走線設(shè)計(jì)要求 下拉電容需要靠近主放置口端阻容設(shè)計(jì)詳細(xì)請(qǐng)參考Hi3516APERB板版本原理圖。在使用MIC輸入時(shí)，為獲得較好的音頻質(zhì)量，建議端在