數(shù)電本科總復(fù)習(xí)3時(shí)序邏輯電路總復(fù)習(xí)2021年0527時(shí)序邏輯電路一、選擇題：、相同計(jì)數(shù)器的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比,一般情況下( )A.驅(qū)動(dòng)方程簡(jiǎn)單B.使用觸發(fā)器個(gè)數(shù)少C.工作速度快D.以上都不對(duì)2

、n級(jí)觸發(fā)器組成的環(huán)形計(jì)數(shù)器A.n個(gè)B.2

,其有效循環(huán)的狀態(tài)數(shù)是個(gè)C.4個(gè)

(

)

D.6

個(gè)3、設(shè)計(jì)計(jì)數(shù)器時(shí)應(yīng)采用〔〕。A特觸發(fā)器

．根本觸發(fā)器B．邊沿觸發(fā)器C．同步觸發(fā)器4、一塊7490十進(jìn)制計(jì)數(shù)器中,它含有的觸發(fā)器個(gè)數(shù)是(

)

D．施密A.1

B.2

C.4

D.65

、n級(jí)觸發(fā)器組成的扭環(huán)形計(jì)數(shù)器

,其有效循環(huán)的狀態(tài)數(shù)是

(

)A.

n個(gè)

B.

2n個(gè)

C.

4個(gè)

D.6個(gè)

6、數(shù)字系統(tǒng)與邏輯功能零件的主要區(qū)別是有沒(méi)有〔

〕A.

存儲(chǔ)器

B.控制器

C.加法器

D.譯碼器7、某時(shí)序邏輯電路的狀態(tài)變換圖如下，假定輸入序列_=1001時(shí)，設(shè)開(kāi)端狀態(tài)為S1，那么輸出序列Z=〔〕_/Z0/11/0S1S20/01/1A.0101B.1011C.0111D.10008、利用中規(guī)模集成計(jì)數(shù)器組成隨意進(jìn)制計(jì)數(shù)器的方法有()A.復(fù)位法B.預(yù)置數(shù)法C.級(jí)聯(lián)復(fù)位法9、在移位寄存器中采用并行輸出比串行輸出〔〕。A.快B.慢C.同樣快D.不確定10、用觸發(fā)器設(shè)計(jì)一個(gè)24進(jìn)制的計(jì)數(shù)器，起碼需要( )個(gè)觸發(fā)器。A.3B.4C.6D.511、有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是〔〕。A.1011--0110--1100--1000—0000B.1011--0101--0010--0001—0000C.1011--0111--1110—1101—1011D.1011—1101—1110—1111--111112、在N進(jìn)制中，字符N的取值范圍為：〔〕A．0_NB．1_NC．1_N-1D．0_N-1二、填空題：1、用n個(gè)觸發(fā)器組成的計(jì)數(shù)器,計(jì)數(shù)容量最多可為。2、某移位寄存器的時(shí)鐘脈沖頻次為100KHz,欲將寄存在該寄存器中的數(shù)左移8位,達(dá)成該操作的時(shí)間為。3、二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要5個(gè)觸發(fā)器組成，有7個(gè)無(wú)效狀態(tài)。〔〕4、利用四位可逆移位寄存器串行輸入寄存1100，左移時(shí)首先輸入數(shù)碼，右移時(shí)首先輸入數(shù)碼。5、時(shí)序邏輯電路在構(gòu)造上包含__________________和____________兩局部。、時(shí)序邏輯電路的特點(diǎn)是，隨意時(shí)刻的輸出不單取決于該時(shí)刻的_____________，還與電路的_____________相關(guān)。7、時(shí)序邏輯電路在構(gòu)造上包含__________________和_____________兩局部。8、四位雙向移位寄存器T4194的功能表如表所示。由功能表可知，要實(shí)現(xiàn)保持功能，應(yīng)使

，當(dāng)

RD?1，S1=1

，S0=0時(shí)，電路實(shí)現(xiàn)

功能。9、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序邏輯電路和時(shí)序邏輯電路。10、觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。11、某計(jì)數(shù)器的狀態(tài)變換圖如下列圖，試問(wèn)該計(jì)數(shù)器是一個(gè)進(jìn)制法計(jì)數(shù)器，它有個(gè)有效狀態(tài)，個(gè)無(wú)效狀態(tài)，該電路自啟動(dòng)。假定用JK觸發(fā)器組成，起碼要個(gè)JK觸發(fā)器。12、要組成5進(jìn)制計(jì)數(shù)器，起碼需要個(gè)觸發(fā)器，其無(wú)效狀態(tài)有個(gè)。13、利用四位右移寄存器串行輸入寄存1010，清零之后應(yīng)首先輸入，當(dāng)輸入三個(gè)數(shù)碼〔已發(fā)出3個(gè)寄存指令〕時(shí)，電路〔觸發(fā)器自左至右〕狀態(tài)為。14、寄存器的功能是。比如在計(jì)算機(jī)中，需要它存儲(chǔ)要參加運(yùn)算的數(shù)據(jù)。15、是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，擁有計(jì)數(shù)功能的電路。三、判斷題：1、組成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。2、當(dāng)時(shí)序電路存在無(wú)效循環(huán)時(shí)該電路不能自啟動(dòng)。

〔〕〔〕3、同步時(shí)序電路具有統(tǒng)一的時(shí)鐘

CP控制。〔

〕四、剖析設(shè)計(jì)題：1、剖析下列圖所示序列發(fā)生電路，要求寫(xiě)出DSR的邏輯函數(shù)式，列出狀態(tài)變換表，寫(xiě)出Z的輸出序列碼。、如下列圖時(shí)序電路。寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)變換圖，說(shuō)明電路的邏輯功能，并剖析該電路可否自啟動(dòng)。1JFF21KQ2CP3、剖析電路功能,并說(shuō)明可否自啟動(dòng)。

Q0

1JFF01KQ01JFF11KQ1JJQQJJQQJJQQ_F3KQKF2CP+QQAQBFC1QDQQT215KCP“1〞CP-CrABCDLD4、剖析下列圖所示的時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)變換圖，并說(shuō)明該電路是否能自啟動(dòng)。5、電路如下列圖所示，試按給定的CP與S波形畫(huà)出Q1及Q2的波形圖〔設(shè)觸發(fā)器開(kāi)端狀態(tài)均為0〕。Q2Q11J2Q2J1Q1CPQ2K21K1Q1RDRDS1243CPSQ1Q26、如下列圖時(shí)序電路。寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)變換圖，說(shuō)明電路CP●DQCPFF1●DQCPFF2DQCPFF3_Y●的邏輯功能，并剖析該電路可否自啟動(dòng)。_DQ1DQ2DQ3Q2Q3CP、剖析下列圖TTL電路實(shí)現(xiàn)何種邏輯功能,其中_是控制端,對(duì)_=0,_=1分別剖析,假定觸發(fā)器的初始狀態(tài)為Q2=1,Q1=1.并判斷可否自啟動(dòng)。8、下表所示為四位二進(jìn)制計(jì)數(shù)器Ｔ215的功能表,試剖析下列圖電路