*第5章智能儀器設(shè)計相關(guān)技術(shù)

5.1智能儀器的抗干擾技術(shù)

5.1.1干擾概述及干擾對智能儀器儀表系統(tǒng)的影響

5.1.2電磁干擾的種類及抗干擾技術(shù)

5.1.3智能儀器的軟件抗干擾技術(shù)5.2智能儀器的的功耗設(shè)計*一、幾個概念噪聲：對有用信號以外的所有電子信號的一個總稱。干擾：由外部噪聲和無用電磁波在接收中所造成的騷擾?；蛟诮邮账栊盘枙r，非所需能量造成的擾亂效應(yīng)。噪聲是一種電子信號，而干擾是指某種效應(yīng)，是由于噪聲原因使電路產(chǎn)生的一種不良反應(yīng)?？垢蓴_的定義：結(jié)合電路特點使干擾減小到最小。一方面防止外界干擾的入侵一方面抑制本身的干擾§5.1抗干擾技術(shù)*1.干擾源 產(chǎn)生干擾信號的設(shè)備被稱為干擾源，如變壓器、繼電器、微波設(shè)備、電機、無繩電話和高壓電線等都可以產(chǎn)生空中電磁信號

2.傳播途徑 傳播途徑是指干擾信號的傳播路徑。（導(dǎo)線和空間的輻射）3.接收載體 接收載體是指受影響的設(shè)備的某個環(huán)節(jié)，該環(huán)節(jié)吸收了干擾信號，并轉(zhuǎn)化為對系統(tǒng)造成影響的儀器參數(shù)。（A/DD/A單片機，數(shù)字IC弱信號放大器）二、形成干擾的三個要素*圖5.1內(nèi)部和外部干擾示意圖*（1）裝置開口或隙縫處進(jìn)入的輻射干擾(輻射)（2）電網(wǎng)變化干擾(傳輸)（3）周圍環(huán)境用電干擾(輻射、傳輸、感應(yīng))（4）傳輸線上的反射干擾(傳輸)（5）系統(tǒng)接地不妥引入的干擾(傳輸、感應(yīng))（6）外部線間串?dāng)_(傳輸、感應(yīng))（7）邏輯線路不妥造成的過渡干擾(傳輸)（8）線間串?dāng)_(感應(yīng)、傳輸)（9）電源干擾(傳輸)（10）強電器引入的接觸電弧和反電動勢干擾(輻射、傳輸、感應(yīng))（11）內(nèi)部接地不妥引入的干擾(傳輸)（12）漏磁感應(yīng)(感應(yīng))（13）傳輸線反射干擾(傳輸)（14）漏電干擾(傳輸)*表5.1常見干擾的種類*

干擾對智能儀器系統(tǒng)的影響圖5.2干擾入侵智能儀器系統(tǒng)的途徑*13F4A274MOVC,2EH.413F6E544MOVA,44H13F83402ADDCA,＃213FA13RRCA13FBF544MOV44H,A13FD9274MOV2EH.4,C*

如果干擾使程序計數(shù)器PC出錯,在某時刻變?yōu)?3F5H,CPU將執(zhí)行如下程序片段,掉進(jìn)一個死循環(huán)而不能自拔:13F574E5MOVA,＃0E5H13F74434ORLA,＃34H13F902113F5LJMP13F5H*一、電磁干擾的分類

按干擾的耦合模式分類，電磁干擾分為以下五種類型。

1.靜電干擾

2.磁場耦合干擾 磁場耦合干擾是指大電流周圍磁場對機電一體化設(shè)備回路耦合形成的干擾。

3.漏電耦合干擾 漏電耦合干擾是因絕緣電阻降低而由漏電流引起的干擾，多發(fā)生于工作條件比較惡劣的環(huán)境或器件性能退化、器件本身老化的情況下?！?.1.2電磁干擾*4.共阻抗干擾 共阻抗干擾是指電路各部分公共導(dǎo)線阻抗、地阻抗和電源內(nèi)阻壓降相互耦合形成的干擾,這是機電一體化系統(tǒng)普遍存在的一種干擾。。5.電磁輻射干擾 由各種大功率高頻、中頻發(fā)生裝置,各種電火花以及電臺、電視臺等產(chǎn)生的高頻電磁波向周圍空間輻射，形成電磁輻射干擾。雷電和宇宙空間也會有電磁波干擾信號。*1、串模干擾

串模干擾是指干擾電壓與有效信號串聯(lián)疊加后作用到儀表上的。如圖：二、常見干擾源及抑制辦法*圖7-2串模干擾示意圖*1、高壓輸電線、與信號線平行鋪設(shè)的電源線及大電流控制線所產(chǎn)生的電磁場。來源：2、信號源本身固有的漂移、紋波和噪聲3、電源變壓器不良屏蔽或穩(wěn)壓濾波效果不良抑制：

主要的抗串模干擾措施是用低通輸入濾波器濾除交流干擾，對直流串模干擾采用補償措施。對于主要來自電磁感應(yīng)的串模干擾，盡可能早地對被測信號進(jìn)行前置放大，以提高回路中的信號噪聲比，或者盡可能早地完成A/D轉(zhuǎn)換或采取隔離屏蔽措施。*常見的低通濾波器有RC濾波器、LC濾波器、雙T濾波器及有源濾波器，如圖：

*

是指輸入通道兩個輸入端上共有的干擾電壓，這種干擾可是直流電壓，也可以是交流電壓，其幅值可達(dá)幾伏甚至更高，取決于現(xiàn)場產(chǎn)生干擾的環(huán)境和儀表的接地情況。示意圖如下：

2、共模干擾

這里，對于輸入通道的兩個輸入端來說，分別有Vs+Vcm和Vcm兩個輸入信號。顯然，Vcm是轉(zhuǎn)換器輸入端上共有的干擾電壓，故稱共模干擾電壓。*

被測信號的輸入：

單端輸入：此時的共模干擾電壓將全部成為串模干擾電壓

雙端輸入：如圖*共模干擾的抑制方法

一、平衡對稱輸入在設(shè)計信號源時盡可能做到平衡和對稱,否則會產(chǎn)生附加的共模干擾。二、選用高質(zhì)量的差動放大器要求差動放大器具有高增益、低噪聲、低漂移、寬頻帶等特點,以便獲得足夠高的共模抑制比。三、良好的接地系統(tǒng)接地不良時將形成較明顯的共模干擾。如沒有條件進(jìn)行良好接地,不如將系統(tǒng)浮置起來,再配合采用合適的屏蔽措施,效果也不錯。*圖5.3串模干擾與共模干擾波形直流信號；(b)串模干擾；

(c)共模干擾；(d)串模干擾與共模干擾共同作用*3、電源干擾干擾的種類：

1.當(dāng)同一電源系統(tǒng)中的可控硅器件通斷時產(chǎn)生的尖峰，通過變壓器的初級和次級之間的電容耦合到直流電源中去產(chǎn)生干擾；

2.附近的斷電器動作時產(chǎn)生的浪涌電壓，由電源線經(jīng)變壓器級間電容耦合產(chǎn)生的干擾；

3.共用同一個電源的附近設(shè)備接通或斷開時產(chǎn)生的干擾。

產(chǎn)生的原因：兩方面*智能儀器供電系統(tǒng)抗干擾措施交流穩(wěn)壓器-----交流濾波和快速響應(yīng)采用隔離變壓器采用低通濾波器（供電系統(tǒng)頻譜分析）采用分級供電*4、數(shù)字電路的干擾在電路的元件與元件之間，導(dǎo)線與導(dǎo)線之間，導(dǎo)線與元件之間，導(dǎo)線與結(jié)構(gòu)件之間都存在著分布電容。如果某一個導(dǎo)體上的信號電壓（或噪聲電壓）通過分布電容使其它導(dǎo)體上的電位受到影響，這種現(xiàn)象稱為電容性耦合。如圖：

圖（a）中，CAB是兩導(dǎo)線之間的分布電容。圖(b)為等效電路*

開關(guān)量輸入輸出通道和模擬量輸入輸出通道，都是干擾竄入的渠道，要切斷這條渠道，就要去掉對象與輸入輸出通道之間的公共地線，實現(xiàn)彼此電隔離以抑制干擾脈沖。最常見的隔離器件是光電耦合器,其內(nèi)部結(jié)構(gòu)見下圖：5、隔離技術(shù)------空間&器件*

具有5個模擬量輸入通道的抗干擾電路原理圖*

必須注意的是：當(dāng)用光電耦合器來隔離輸入輸出通道時，必須對所有的信號(包括數(shù)字量信號、控制信號、狀態(tài)信號)全部隔離，使得被隔離的兩邊沒有任何電氣上的聯(lián)系。否則這種隔離是沒有意義的。*6、屏蔽技術(shù)1、靜電屏蔽2、磁屏蔽3、電磁屏蔽*7、接地技術(shù)(1)一點接地和多點接地的使用原則

(2)屏蔽層與公共端的連接

(3)交流地、功率地同信號地不能共用

(4)屏蔽地(或機殼地)接法隨屏蔽目的不同而異

(5)電纜和接插件的屏蔽*

1.一點接地和多點接地的應(yīng)用原則

(1)一般高頻電路應(yīng)就近多點接地,低頻電路應(yīng)一點接地。在高頻電路中,地線上具有電感,因而增加了地線阻抗,而且地線變成了天線,向外輻射噪聲信號,因此,要多點就近接地。在低頻電路中,接地電路若形成環(huán)路,對系統(tǒng)影響很大,因此應(yīng)一點接地。*(2)交流地、信號地不能公用。流過交流地和功率地的電流較大,會造成數(shù)毫伏、甚至幾伏電壓,這會嚴(yán)重地干擾低電平信號的電路,因此信號地與交流地、功率地分開。

(3)信號地與屏蔽地的連接不能形成死循環(huán)回路。否則會感生出電壓,形成干擾信號。

(4)數(shù)字地與模擬地應(yīng)分開,最后單點相連。*圖5-12并聯(lián)一點接地并聯(lián)一點接地方式。這種方式在低頻時是最適用的，因為各電路的地電位只與本電路的地電流和地線阻抗有關(guān)，不會因地電流而引起各電路間的耦合。這種方式的缺點是需要連很多根地線，用起來比較麻煩*圖7-13多點接地若電路工作頻率較高，電感分量大，各地線間的互感耦合會增加干擾。如圖所示，各接地點就近接于接地匯流排或底座、外殼等金屬構(gòu)件上。*智能儀器儀表的接地技術(shù)直流模擬地直流數(shù)字地系統(tǒng)安全保護(hù)地系統(tǒng)地交流電源地*§5.2軟件抗干擾措施采用“指令冗余”看門狗系統(tǒng)復(fù)位數(shù)字濾波*（1）數(shù)字量輸入輸出中的軟件抗干擾對于數(shù)字量輸出軟件抗干擾最有效的方法是重復(fù)輸出同一個數(shù)據(jù),重復(fù)周期應(yīng)盡量短。這樣輸出裝置在得到一個被干擾的錯誤信號后,還來不及反應(yīng),一個正確的信號又來到了,從而可以防止誤動作的產(chǎn)生。在程序結(jié)構(gòu)上,可將輸出過程安排在監(jiān)控循環(huán)中,循環(huán)周期取得盡可能短,就能有效地防止輸出設(shè)備的錯誤動作。（2）程序執(zhí)行過程中的軟件抗干擾程序“跑飛”：如果干擾信號已經(jīng)通過某種途徑作用到了CPU上,則CPU就不能按正常狀態(tài)執(zhí)行程序,從而引起混亂。常見的干擾現(xiàn)象*1、采用“指令冗余”措施：

所謂“指令冗余”,就是在一些關(guān)鍵的地方人為地插入一些單字節(jié)的空操作指令NOP。對于80C51單片機來說,所有的指令都不會超過3個字節(jié),因此在某條指令前面插入兩條NOP指令,則該條指令就不會被前面沖下來的失控程序拆散,而會得到完整的執(zhí)行,從而使程序重新納入正常軌道。

2、“程序運行監(jiān)視器”,俗稱“看門狗”(WATCHDOG)硬件WATCHDOG軟件WATCHDOG*硬件WATCHDOG：*WATCHDOG

如果“跑飛”的程序落到一個臨時構(gòu)成的死循環(huán)中,冗余指令和軟件陷阱都將無能為力,這時可采取WATCHDOG（俗稱“看門狗”）措施。

WATCHDOG有如下特性:(1)本身能獨立工作,基本上不依賴于CPU。CPU只在一個固定的時間間隔內(nèi)與之打一次交道,表明整個系統(tǒng)“目前尚屬正?！?。

(2)當(dāng)CPU落入死循環(huán)后,能及時發(fā)現(xiàn)并使整個系統(tǒng)復(fù)位。*

也可以用軟件程序來形成WATCHDOG。例如,可以采用8031的定時器T0來形成WATCHDOG。將T0的溢出中斷設(shè)為高優(yōu)先級中斷,其它中斷均設(shè)置為低優(yōu)先級中斷,若采用6MHz的時鐘,則可用以下程序使T0

定時約10ms來形成軟件WATCHDOG:MOVTMOD,＃01H;置T0為定時器

SETBET0 ;允許T0中斷

SETBPT0 ;設(shè)置T0為高優(yōu)先級中斷

MOVTH0,＃0E0H ;定時約10msSETBTR0 ;啟動T0SETBEA ;開中斷*三、系統(tǒng)的恢復(fù)

如用軟件WATCHDOG使系統(tǒng)復(fù)位時,程序出錯有可能發(fā)生在中斷子程序中,中斷激活標(biāo)志已經(jīng)置位,它將阻止同級的中斷響應(yīng),由于軟件WATCHDOG是高級中斷,它將阻止所有的中斷響應(yīng)。由此可見清除中斷激活標(biāo)志的重要性。在所有的指令中,只有RETI指令能清除中斷激活標(biāo)志。前面提到的出錯處理程序ERR主要是完成這一功能。這部分程序如下:*ORG3000HERR:CLREA;關(guān)中斷

MOVDPTR,＃ERR1;準(zhǔn)備返回地址

PUSHDPLPUSHDPHRETI;清除高優(yōu)先級中斷激活標(biāo)志ERR1:MOV66H,＃0AAH;重建上電標(biāo)志

MOV67H,＃55HCLRA;準(zhǔn)備復(fù)位地址

PUSHACC;壓入復(fù)位地址

PUSHACCRETI;清除低級中斷激活標(biāo)志*圖系統(tǒng)復(fù)位策略*四、數(shù)字濾波

數(shù)字濾波有如下優(yōu)點:(1)數(shù)字濾波是由軟件程序?qū)崿F(xiàn)的,不需要硬件,因此不存在阻抗匹配的問題。

(2)對于多路信號輸入通道,可以共用一個軟件“濾波器”,從而降低設(shè)備的硬件成本。

(3)只要適當(dāng)改變?yōu)V波器程序或運算參數(shù),就能方便地改變?yōu)V波特性,這對于低頻脈沖干擾和隨機噪聲的克服特別有效。*

一、低通濾波若一階RC模擬低通濾波器的輸入電壓為X(t),輸出為Y(t),它們之間存在如下關(guān)系:為了進(jìn)行數(shù)字化,必須應(yīng)用它們的采樣值,即如果采樣間隔Δt足夠小,則式（9-1）的離散值近似為*即令則式（9-3）可化為(9-3)若采樣間隔Δt足夠小,則,濾波器的截止頻率為*圖9.15低通濾波器程序流程圖*

為計算方便,a取一整數(shù),（1-a）用256-a來代替。計算結(jié)果舍去最低字節(jié)即可,設(shè)Yn-1存放在30H（整數(shù)）和31H（小數(shù)）兩單元中,Yn存放在32H（整數(shù)）和33H（小數(shù)）中。程序如下:F1:MOV30H,32H;更新Yn-1MOV31H,33HACALLINPUT;采樣XnMOVB,＃8;計算aXnMULABMOV32H,B;臨時存入Yn中

MOV33H,AMOVB,＃248;計算（1-a）Yn-1MOVA,31H*

MULABRLCAMOVA,BADDCA,33H ;累加到Y(jié)n中

MOV33H,AINCF11INC32HF11:MOVB,＃248MOVA,＃30HMULABADDA,33HMOV33H,AMOVA,BADDCA,32HMOV32,ARET*二、限幅濾波圖5.?限幅濾波程序流程圖*PUSHACC ;保護(hù)現(xiàn)場

PUSHPSWMOVA,＃30H ;Yn→ACLRCSUBBA,31H ;求Yn-Yn-1-1INCLP0 ;Yn-Yn-1≥0嗎？

CPLA ;Yn<Yn-1,求補LP0:CLRCCJNEA,＃01H,LP2 ;Yn-Yn-1>ΔY？LP1:MOV32H,30H ;等于ΔY,本次采樣值有效

SJMPLP3LP2:JCLP1 ;小于ΔY,本次采樣值有效

MOV32H,31H ;大于ΔY,Yn=Yn-1LP3:POPPSWPOPACCRET*

三、中值濾波中值濾波是對某一被測參數(shù)連續(xù)采樣n次（一般n取奇數(shù)）,然后把n次采樣值按大小排列,取中間值為本次采樣值,中值濾波能有效地克服偶然因素引起的波動或采樣器不穩(wěn)定引起的誤碼等脈沖干擾。設(shè)SAMP為存放采樣值的內(nèi)存單元首地址,DATA為存放濾波值的內(nèi)存單元地址,N為采樣值個數(shù),中值濾波程序如下:*F3:MOVR3,＃N-1;置循環(huán)初值SORT:MOVR2,R3 ;循環(huán)次數(shù)送R2MOVR0,SAMP ;采樣值首地址R0LOP:MOVA,@R0INCR0CLRCSUBBA,@R0;Yn-Yn-1→AJCDONE ;Yn<Yn-1轉(zhuǎn)DONEADDA,@R0 ;恢復(fù)AXCHA,@R0 ;Yn≥Yn-1,交換數(shù)據(jù)

DECR0*

MOV@R0,AINCR0DONE:DJNER2,LOP ;R2≠0,繼續(xù)比較

DJNER3,SORT;R3≠0,繼續(xù)循環(huán)

MOVA,R0ADDA,SAMP ;計算中值地址

CLRCRRCAMOVR0,AMOVDPTA,@R0 ;存放濾波值

RET*四、算術(shù)平均濾波

對目標(biāo)參數(shù)進(jìn)行連續(xù)采樣,然后求取算術(shù)平均值作為有效采樣值,該算法適用于抑制隨機干擾。按輸入的N個采樣數(shù)據(jù)Xi（i=1~N）,尋找一個Y,使Y與各采樣值之間的偏差的平方和最小,即由一元函數(shù)求極值原理,可得*

設(shè)第i次測量的采樣值包含信號成分Si和噪聲成分ni,則進(jìn)行N次測量的信號成分之和為噪聲的強度是用均方根來衡量的,當(dāng)噪聲為隨機信號時,進(jìn)行N次測量的噪聲強度之和為*程序如下:F4:CLRA ;清累加器

MOVR2,AMOVR3,AMOVR0,＃30H ;指向第一個采樣值FL40:MOVA,@R0 ;取一個采樣值

ADDA,R3;累加到R2、R3中

MOVR3,A CLRA ADDCA,R2 MOVR2,A JNCR0* CJNCR0,＃38H,FL40 ;累加完8次FL41:SWAPA;（R2R3）/8RLAXCHA,R3SWAPARLAADDA,＃80H ;四舍五入ANLA,＃1FHADDCA,R3RET*§5.3智能儀器的低功耗設(shè)計技術(shù)*內(nèi)容低功耗的優(yōu)點降低功耗的措施綜述硬件系統(tǒng)的低功耗設(shè)計降低功耗的措施簡介軟件系統(tǒng)的低功耗設(shè)計關(guān)于電池供電系統(tǒng)熱設(shè)計*（1）對于電池供電系統(tǒng)，延長電池的壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到保護(hù)環(huán)境的作用；（2）安全的需要：例如工業(yè)現(xiàn)場總線設(shè)備的本安要求，實現(xiàn)本安要求的一個重要途徑是降低系統(tǒng)的功耗；（3）降低電磁干擾：系統(tǒng)的功耗越低，電磁輻射的能量越小，對其它設(shè)備造成的干擾越小，如果所有的電子產(chǎn)品都設(shè)計成低功耗的，那么電磁兼容性設(shè)計會變得容易；（4）節(jié)能：特別是對電池供電系統(tǒng)來說，節(jié)能更為重要。一、降低系統(tǒng)的功耗具有下面的優(yōu)點：*二、低功耗設(shè)備的特點首先要求體積小、重量輕、便于攜帶。采用低功耗電路的設(shè)計方法，（1）硬件（2）軟件電池驅(qū)動。安全性高。低EMI。采用LCD液晶顯示器。采用微功耗、高抗干擾的CMOS集成電路。*三、降低功耗的措施及方法功耗產(chǎn)生的原因與功耗有關(guān)的因素降低功耗的措施*1、功耗產(chǎn)生的原因（1）耗能元件，如電阻等（2）P=U*I*2、與功耗有關(guān)的因素（1）電阻上消耗的功率（2）有源器件的開關(guān)轉(zhuǎn)換階段（3）集成電路內(nèi)部和外部電容的充放電（4）系統(tǒng)的性能指標(biāo)、負(fù)載能力、被處理信號的工作頻率、電路的工作頻率、電源的管理水平、零部件的性能、散熱條件、接口的物理性能等對系統(tǒng)功耗起著重要的作用。*3、降低功耗的措施CMOS功耗的組成：動態(tài)+靜態(tài)V2fCP-static*工作頻率與功耗*示意：功耗與電壓、頻率的關(guān)系*由于工作電壓通常是恒定的，因此經(jīng)常通過減小平均電流來降低系統(tǒng)的總功耗。平均工作電流是系統(tǒng)在單位時間內(nèi)消耗的電荷量。對一個系統(tǒng)來說，其總的運行時間應(yīng)該被分為兩個部分——高效工作期與低功耗體眠期*四、硬件系統(tǒng)的低功耗設(shè)計（1）微處理器選擇選取CUP不同工作模式

正常模式空閑模式:50%休眠模式:RAM關(guān)機模式:RAMSAMSUNGS3C2410X（32bitARM920T內(nèi)核*四、硬件系統(tǒng)的低功耗設(shè)計動態(tài)改變CPU的時鐘具有高速和低速兩套時鐘

*（1）微處理器選擇（續(xù)）高集成度的完全單片化設(shè)計內(nèi)部電路可選擇性地工作關(guān)閉不需要的內(nèi)部或外部功能電路模塊S3C2410X*總線寬度的誤區(qū)

每條線路的容性負(fù)載都不太一樣，但一般都在4～12PF之間。個例子：一片1MbitFlash通過8bit和16bit的總線與CPU相連，總線頻率為4MHZ，總線電壓為3.3V。我們可以得到以下結(jié)果：*四、硬件系統(tǒng)的低功耗設(shè)計（2）單電源、低電壓供電模擬器件（例LM324）缺點：降低了系統(tǒng)的動態(tài)范圍數(shù)字器件降低電源電壓，一般不會有性能影響寬電源電壓范圍（省穩(wěn)壓器）15V220mw10V90mw5V15mwLM324供電電壓與功耗的關(guān)系*四、硬件系統(tǒng)的低功耗設(shè)計*四、硬件系統(tǒng)的低功耗設(shè)計利用I/O引腳為外部設(shè)備供電*電壓3-15v，電流１０ｍＡ、２０ｍＡ

建議用Ｉ／Ｏ口線的低電平來作驅(qū)動輸出

*四、硬件系統(tǒng)的低功耗設(shè)計（3）傳感器分時供電*四、硬件系統(tǒng)的低功耗設(shè)計（4）采用智能電源智能檢測、預(yù)測系統(tǒng)的運行狀態(tài)，采用相應(yīng)的供電方式，以降低系統(tǒng)的功耗INTELspeedstep技術(shù)AMD的powernow技術(shù)Transmeta公司的LongRun技術(shù)*四、硬件系統(tǒng)的低功耗設(shè)計（5）降低系統(tǒng)的持續(xù)工作電流 改變狀態(tài)用電，維持狀態(tài)不用電在一些機電系統(tǒng)設(shè)計中，盡量使系統(tǒng)在狀態(tài)轉(zhuǎn)換時消耗電流，在維持工作時刻不消耗電流。例如IC卡水表、煤氣表等，在打開和關(guān)閉開關(guān)時給相應(yīng)的機構(gòu)上電，開關(guān)的開和關(guān)狀態(tài)通過機械機構(gòu)保持，而不通過電流保持，可以進(jìn)一步降低電能的消耗。*四、硬件系統(tǒng)的低功耗設(shè)計（6）選擇低功耗的器件，在集成電路設(shè)計中采用低功耗的電路設(shè)計CMOS電路的特點和選用不用的引腳的處理-輸出為高原則選用低功耗的存儲器件（工作頻率高）*從硬件上降低功耗小結(jié)器件電路設(shè)計*

五、軟件系統(tǒng)的低功耗設(shè)計編譯低功耗優(yōu)化技術(shù)硬件軟件化盡量減少處理器的工作時間采用快速的算法通信系統(tǒng)中提高通信的波特率數(shù)據(jù)采集系統(tǒng)中盡量降低采集的速率延時程序的設(shè)計考慮軟件設(shè)計成中斷驅(qū)動方式睡眠方式靜態(tài)顯示*五、軟件系統(tǒng)的低功耗設(shè)計（1）編譯低功耗優(yōu)化技術(shù)①不同的指令執(zhí)行的時間不同，消耗的功率不同②編譯優(yōu)化分類：代碼大小執(zhí)行時間節(jié)省功率目前實現(xiàn)起來比較困難*五、軟件系統(tǒng)的低功耗設(shè)計（2）硬件軟件化只要是硬件電路，必然消耗功率方案硬件完成的工作由軟件實現(xiàn)：信號的抗干擾處理、濾波等綜合考慮例：多媒體信號解碼硬件解碼：CPU性能要求低軟件解碼：CPU性能要求高比較功耗？*五、軟件系統(tǒng)的低功耗設(shè)計（3）盡量減少處理器的工作時間嵌入式系統(tǒng)中，CPU的運行時間對系統(tǒng)的功