第一頁，共二十二頁，2022年，8月28日內(nèi)容：顯示譯碼器計算機端口尋址譯碼器實現(xiàn)組合邏輯函數(shù)目的與要求：1.掌握七段半導(dǎo)體數(shù)碼顯示器的工作原理和使用方法。

2.了解常用顯示器件的特點和應(yīng)用場合。3.掌握數(shù)碼顯示譯碼器的工作原理及其與顯示器配合使用的方法。4.掌握用譯碼器實現(xiàn)組合邏輯函數(shù)的方法。重點與難點：MSI器件CC14547與顯示器配合使用的方法。譯碼器的應(yīng)用。第二頁，共二十二頁，2022年，8月28日教學(xué)方法設(shè)計：強調(diào)MSI器件的應(yīng)用，培養(yǎng)查手冊的能力。

課堂討論：1.二進(jìn)制譯碼器與顯示譯碼器有何區(qū)別？

2.常用顯示器件的應(yīng)用場合？現(xiàn)代教學(xué)方法與手段：大屏幕投影復(fù)習(xí)（提問）：1.為何要使用顯示譯碼器？2.數(shù)字0-9如何用七段來顯示？

3.字母能用七段顯示嗎？如何顯示？第三頁，共二十二頁，2022年，8月28日數(shù)碼顯示譯碼器在數(shù)字系統(tǒng)中處理的是二進(jìn)制信號，而人們習(xí)慣使用十進(jìn)制的數(shù)字或運算結(jié)果，因此需要用數(shù)字顯示電路，將數(shù)字系統(tǒng)的處理結(jié)果用十進(jìn)制數(shù)字顯示出來供人們觀測、查看。顯示譯碼器主要由譯碼器和驅(qū)動器兩部分組成，通常將這兩部分集成在一塊芯片中。1.LED7段數(shù)字顯示器共陽極接法：當(dāng)某段外接低電平時，該段被點亮。共陰極接法：當(dāng)某段外接高電平時，該段被點亮。第四頁，共二十二頁，2022年，8月28日R為限流電阻。VD為工作電壓（2V）。IF為工作電流（10mA）討論：以上參數(shù)選擇不當(dāng)會出現(xiàn)什么后果。LED器件的優(yōu)缺點：優(yōu)點：工作電壓較低、體積小、壽命長、工作可靠性高、響應(yīng)速度快、亮度高。缺點：工作電流大，每個字段工作電流約10mA左右。第五頁，共二十二頁，2022年，8月28日2.液晶顯示器（LCD）1）液晶是液態(tài)晶體的簡稱。它是既具有液體的流動性，又具有某些光學(xué)特性的有機化合物。2）其透明度和顏色受外加電場的控制。3）控制顯示原理：（1）沒有外加電場時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈現(xiàn)透明狀態(tài)，不顯示數(shù)字。（2）當(dāng)在相應(yīng)字段的電極加上電壓時，液晶中的導(dǎo)電正離子作定向運動，在運動過程中不斷撞擊液晶分子，從而破壞了液晶分子的整齊排列，使入射光產(chǎn)生了散射而變得混濁，使原來透明的液晶變成了暗灰色，從而顯示出相應(yīng)的數(shù)字。（3）當(dāng)外加電壓斷開時，液晶分子又恢復(fù)到整齊排列的狀態(tài)，顯示的數(shù)字也隨之消失。4）液晶顯示器的優(yōu)缺點優(yōu)點：功耗極小，工作電壓低；缺點：顯示不夠清晰，響應(yīng)速度慢。第六頁，共二十二頁，2022年，8月28日七段顯示譯碼器相當(dāng)于一個代碼轉(zhuǎn)換電路，四位輸入BCD碼→七段代碼。常用的4線—7段譯碼器/驅(qū)動器是CC14547。輸入：4位，8421BCD碼D、C、B、A（原碼）輸出：7段，Ya~Yg，高電平有效（輸出1時該段點亮）消隱控制端：，低電平有效。當(dāng)=0時，輸出Ya~Yg都為低電平，各字段都熄滅，不顯示數(shù)字。當(dāng)=1時，譯碼器工作。CC14547具有較大的輸出電流驅(qū)動能力，可直接驅(qū)動LED或其它顯示器。顯示譯碼器分類：輸出低電平有效，配共陽極顯示器；輸出高電平有效，配共陰極顯示器。第七頁，共二十二頁，2022年，8月28日下列真值表僅適用于共陰極LED第八頁，共二十二頁，2022年，8月28日a段卡諾圖第九頁，共二十二頁，2022年，8月28日同理可得其它各段的函數(shù)式為：第十頁，共二十二頁，2022年，8月28日邏輯圖如下第十一頁，共二十二頁，2022年，8月28日集成顯示譯碼器74LS48第十二頁，共二十二頁，2022年，8月28日功能表第十三頁，共二十二頁，2022年，8月28日第十四頁，共二十二頁，2022年，8月28日譯碼器的應(yīng)用用譯碼器實現(xiàn)組合邏輯函數(shù)

原理：變量譯碼器輸出能產(chǎn)生輸入變量的所有最小項。高電平輸出時：低電平輸出時：而任何一個組合邏輯函數(shù)都可以變換為最小項之和的標(biāo)準(zhǔn)形式。因此，用譯碼器和門電路可實現(xiàn)任何單輸出或多輸出的組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平有效時，一般選用與非門；當(dāng)譯碼器輸出高電平有效時，一般選用或門；第十五頁，共二十二頁，2022年，8月28日例1用譯碼器實現(xiàn)三個輸入變量函數(shù)解：譯碼器沒有特指的情況下，指的都是變量譯碼器。低電平輸出有效的譯碼器能產(chǎn)生輸入變量的所有最小項的非。由于任何邏輯函數(shù)都可以按照最小項之和表示成標(biāo)準(zhǔn)積之和的形式，再二次求反，變成與非-與非式。因此可以想象，利用譯碼器得到最小項之非，而由外部的與非門來形成與非，即可實現(xiàn)邏輯函數(shù)。由于本題有三個輸入變量，總共有八個最小項?？梢圆捎?線-8線譯碼器（如74LS138），得到邏輯電路圖如下圖所示。

第十六頁，共二十二頁，2022年，8月28日例2用譯碼器和門電路實現(xiàn)邏輯函數(shù)：解：1）選擇譯碼器。由于Y中有3個變量A、B、C，故應(yīng)選3-8譯碼器，如74LS138。因74LS138輸出為低電平有效，故選用與非門。2）將Y變換為標(biāo)準(zhǔn)與或表達(dá)式。3）令A(yù)2=A、A1=B、A0=C，可畫出邏輯電路圖。第十七頁，共二十二頁，2022年，8月28日例3用譯碼器設(shè)計一個一位全加器。它能將兩個二進(jìn)制數(shù)及來自低位的進(jìn)位進(jìn)行相加，并產(chǎn)生和數(shù)與進(jìn)位數(shù)。解：1）分析設(shè)計要求，列出真值表。設(shè)被加數(shù)為Ai，加數(shù)為Bi，來自低位的進(jìn)位為Ci-1。

本位和為Si，向高位的進(jìn)位為Ci。第十八頁，共二十二頁，2022年，8月28日2）寫出邏輯函數(shù)表達(dá)式3）選擇譯碼器全加器有3個輸入信號，有兩個輸出信號，因此可選74LS138和兩個與非門來實現(xiàn)。4）將Ai連A2、Bi連A1、Ci-1連A0，則Si、Ci式變?yōu)椋?）有此可畫出所設(shè)計的全加器電路圖。第十九頁，共二十二頁，2022年，8月28日用二進(jìn)制譯碼器實現(xiàn)碼制變換8421碼十進(jìn)