word文檔可自由復(fù)制編輯word文檔可自由復(fù)制編輯word文檔可自由復(fù)制編輯數(shù)電復(fù)習(xí)題及答案一、多選擇題1．以下代碼中為無權(quán)碼的為。CDA.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼2．以下代碼中為恒權(quán)碼的為。ABA.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼3．十進制數(shù)25用8421BCD碼表示為。BA.10101B.00100101C.100101D.10101以下表達式中符合邏輯運算法則的是。DA.C·C=C2B.1+1=10C.0<1D.A+1=1邏輯函數(shù)的表示方法中具有唯一性的是。ADA.真值表B.表達式C.邏輯圖D.卡諾圖6.F=AB+BD+CDE+AD=。ACA.ABDB.(AB)DC.(AD)(BD)D.(AD)(BD)7.邏輯函數(shù)F=A(AB)=。AA.BB.AC.ABD.AB三態(tài)門輸出高阻狀態(tài)時，是正確的說法。ABA.用電壓表測量指針不動B.相當于懸空C.電壓不高不低D.測量電阻指針不動以下電路中可以實現(xiàn)“線與”功能的有。CDA.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門10．以下電路中常用于總線應(yīng)用的有。AA.TSL門B.OC門C.漏極開路門D.CMOS與非門11．對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。BDA.0B.1C.QD.Q12．對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。ADA.0B.1C.QD.Q13．對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。CA.0B.1C.QD.Q14．對于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。CA.RSB.DC.TD.Tˊ15.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有。DA.FBCACABB.FACBCABC.FACBCABABD.FBCACABBCABACE.FBCACABAB16．函數(shù)FACABBC，當變量的取值為時，將出現(xiàn)冒險現(xiàn)象。ACDA.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=017．用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=AAAA，應(yīng)使。A 10 10A.D=D=0，D=D=1B.D=D=1，D=D=0 0 2 1 3 0 2 1 3C.D=D=0，D=D=1D.D=D=1，D=D=0 0 1 2 3 0 1 2 318．用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=AAA，應(yīng)。AB 2 21A.用與非門，Y=YYYYYYB.用與門，Y=YY 014567 23C.用或門，Y=YYD.用或門，Y=YYYYYY 2 3 0 1 4 5 6 719．同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是。A A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制。20．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計數(shù)器。DA.4B.5C.9D.20二、單選題下列幾種說法中與BCD碼的性質(zhì)不符的是?！綜】A．一組四位二進制數(shù)組成的碼只能表示一位十進制數(shù)；B．BCD碼是一種從0000~1111中人為選定十個的代碼；C．BCD碼是一組四位二進制數(shù)，能表示十六以內(nèi)的任何一個十進制數(shù)；D．BCD碼有多種。對TTL與非門電路，以下說法是錯誤的：【A】A．輸入端懸空會造成邏輯出錯B．輸入端接510kΩ的大電阻到地相當于接高電平1C．輸入端接510Ω的小電阻到地相當于接低電平0D．輸入端接低電平時有電流從門中流出；一個5位的二進制加計數(shù)器，由00000狀態(tài)開始，經(jīng)過75個時鐘脈沖后，此計數(shù)器的狀態(tài)為?！続】A．01011B．01100C．01010D．00111電路如圖2所示。Qn1QnA的電路是?！綝】1CD1Q1CD1QQ＆1CJ1K1QQ＆“1”1CJ1K1QQ11CS1QQR1（1）A．（2）B．（3）C．（4）D．5、函數(shù)LABCDE的反演式L=?！綝】A．ABCDEB．ABCDEC．ABCDED．ABCDE一個具有n個地址端的數(shù)據(jù)選擇器的功能是?！綜】A．n選1B．2n選1C．2n選1D．（2n－1）選1十進制計數(shù)器最高位輸出的頻率是輸入CP脈沖頻率的?！綝】A．1/4B．1/5C．1/8D．1/10下列電路中不屬于時序邏輯電路的是?！綛】A．計數(shù)器B．半加器C．寄存器D．分頻器關(guān)于器件74LS02中，LS是指?！綜】A．低電壓，肖特基B．低速度，肖特基C．低功耗，肖特基D．低電壓，低速度由與非門構(gòu)成的SR鎖存器，其約束條件是?！綜】 A.SR1B.SR0 C.SR1D．SR0 D D D D D D D D12、4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有種?！綛】A.1B.2C.4D.8引起組合邏輯電路中竟爭與冒險的原因是。【C】A.邏輯關(guān)系錯；B.干擾信號；C.電路延時；D.電源不穩(wěn)定反碼是（11011101）對應(yīng)的十進制數(shù)是?！綜】反A.-93B.-35C.-34D.-24以下各電路中，可以產(chǎn)生脈沖定時?！綛】A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器對CMOS與非門電路，其多余輸入端正確的處理方法是?！綝】A．通過大電阻接地（>1.5kΩ）B．懸空C．通過小電阻接地（<1kΩ）D．通過電阻接VDD欲控制某電路在一定的時間內(nèi)動作（延時），應(yīng)選用?！綜】A．多諧振蕩器B．計數(shù)器C．單穩(wěn)態(tài)電路D．施密特電路函數(shù)FBCABACAD中的多余項是?！綜】A．BCB．ABC．ACD．AD下列的說法是正確的?！綜】A．任何一個邏輯函數(shù)的邏輯式都是唯一的B．任何一個邏輯函數(shù)的邏輯圖都是唯一的C．任何一個邏輯函數(shù)的真值表和卡諾圖都是唯一的D．以上說法都不對指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是?！綜】A、JK觸發(fā)器B、3/8線譯碼器C、移位寄存器D、十進制計數(shù)器屬于組合邏輯電路的部件是。【A】A、編碼器B、寄存器C、觸發(fā)器D、計數(shù)器下圖為OC門組成的線與電路其輸出Y為?！綜】A、1B、0C、BD、AB異步時序電路和同步時序電路比較，其差異在于?！綛】A．沒有觸發(fā)器B．沒有統(tǒng)一的時鐘脈沖控制C．沒有穩(wěn)定狀態(tài)D．輸出只與內(nèi)部狀態(tài)有關(guān)邏輯函數(shù)化簡結(jié)果是，邏輯函數(shù)的最小項標準形式是?！綛】A.唯一的，唯一的B.不唯一的，唯一的C.不唯一的，不唯一的D.唯一的，不唯一的25、8-3線優(yōu)先編碼器74LS148，當其中的輸入線I~I同時有效時，I的優(yōu)先級別高， 0 5 5輸出線YYY的值應(yīng)為?！綝】210A.111B.100C.000D.01026、米里型時序邏輯電路的輸出是?！綜】A．只與輸入有關(guān)B．只與電路當前狀態(tài)有關(guān)C．與輸入和電路當前狀態(tài)均有關(guān)D．與輸入和電路當前狀態(tài)均無關(guān)27、七段顯示譯碼器，當譯碼器七個輸出端狀態(tài)為abcdefg=0011111時（高點平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為____________。【B】A．0011；B．0110；C．0101；D．010028、3個移位寄存器組成的扭環(huán)形計數(shù)器，最多能形成____________個狀態(tài)的有效循環(huán)?！綜】A．3；B．4；C．6；D．8 2 129、555定時器輸入端U端（管腳6）、U端（管腳2）的電平分別大于U和U I1 I2 3 DD 3DD時（復(fù)位端R=1），定時器的輸出狀態(tài)是_________?！続】DA．0；B．1；C．原狀態(tài)30．只讀存儲器ROM的功能是____________?！続】A．只能讀出存儲器的內(nèi)容且斷電后仍保持；B．只能將信息寫入存儲器；C．可以隨機讀出或?qū)懭胄畔?；D．只能讀出存儲器的內(nèi)容且斷電后信息全丟失用_________片1k4的ROM可以擴展實現(xiàn)8k4ROM的功能?！綛】A．4；B．8；C．16；D．32一個八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當輸入代碼為10010001時，輸出電壓為V?！綜】A．1.28B．1.54C．1.45D．1.56在10位D/A轉(zhuǎn)換器中，其分辨率是（）?！綜】1111A．B．C．D． 10 1024 1023 2若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有條。【C】A.8B.16C.32D.256欲將容量為256×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為?！綛】A.4B.2C.3D.8一個容量為512×1的靜態(tài)RAM具有?！続】A.地址線9根，數(shù)據(jù)線1根B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根D.地址線9根，數(shù)據(jù)線512根8位D/A轉(zhuǎn)換器當輸入數(shù)字量10000000是輸出電壓為5V；若輸入數(shù)字量為00000001，則輸出電壓為V。【C】A．0.079VB．0.02VC．0.039VD．都不是要構(gòu)成2048×16位的RAM，需要片256×4位的RAM?！綜】A．16B．64C．32D．128下列各種類型的8位A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的A/D轉(zhuǎn)換器是?！続】A．并行比較型B．逐次逼近型C．計數(shù)型D．雙積分型若某ADC取量化單位△=1V，并規(guī)定對于輸入電壓u，在0≤u＜ 8REF I I1V時，認為輸入的模擬電壓為0V，輸出的二進制數(shù)為000，則5V≤u8REF 8REF I＜6V時，輸出的二進制數(shù)為?！綛】8REFA.001B.101C.110D.11141、555定時器不能組成?！綝】A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器用555定時器組成施密特觸發(fā)器，當輸入控制端CO外接10V電壓時，回差電壓為?！綛】3.33VB.5VC.6.66VD.10V只能按地址讀出信息，而不能寫入信息的存儲器為?！綛】RAMB、ROMC、PROMD、EPROM電源電壓為+12V的555定時器、組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓△V為?！続】TA、4VB、6VC、8VD、12V單穩(wěn)態(tài)觸發(fā)器的主要用途是?！綜】A.整形、延時、鑒幅B.整形、鑒幅、定時C.延時、定時、消噪D.延時、定時、存儲有一個左移移位寄存器，當預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是?！続】A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--011147、用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器，其輸出的脈寬為。【B】A.0.7RC；B.1.1RC；C.1.4RC；D.1.8RC；關(guān)于PROM和PAL的結(jié)構(gòu)，以下敘述正確的是（A）（D）（）（）A.PROM的與陣列固定，不可編程；B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程；D.PAL的與陣列可編程某10位D/A轉(zhuǎn)換器，當輸入為D=0100000000B時，輸出電壓為1.6V。當輸入D=1000010000B時，輸出電壓為?！綛】A．3.15VB．3.30VC．3.60VD．都不是三、填空題（10110010.1011）=()=() 2 8 16(35.4)=（）=()=() 8 2 10 163．邏輯函數(shù)的常用表示方法有、、、等。4.摩根定律又稱為。5．邏輯代數(shù)的三個重要規(guī)則是、、。6．邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是。7．已知函數(shù)的對偶式為AB+CDBC，則它的原函數(shù)為。8．觸發(fā)器有個穩(wěn)態(tài)，存儲8位二進制信息要個觸發(fā)器。9．一個基本RS觸發(fā)器在正常工作時，它的約束條件是R+S=1，則它不允許輸入S=且R=的信號。10．一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是。11．觸發(fā)器有兩個互補的輸出端Q、Q，定義觸發(fā)器的1狀態(tài)為，0狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。12．寄存器按照功能不同可分為兩類：寄存器和寄存器。13．數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。14．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。15．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。16、三位二進制減法計數(shù)器的初始狀態(tài)為101，四個CP脈沖后它的狀態(tài)為。17、用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若充放電回路中的電阻、電容分別用R、C表示，則該單穩(wěn)態(tài)觸發(fā)器形成的脈沖寬度t____________。w寫出下列數(shù)的八位二進制數(shù)的原碼、反碼、補碼1.（-35）=(10100011)=(11011100)=(11011101) 10 原碼 反碼 補碼(+35)=(00100011)=(00100011)=(00100011) 10 原碼 反碼 補碼(-110101)=(10110101)=(11001010)=(11001011) 2 原碼 反碼 補碼(+110101)=(00110101)=(00110101)=(00110101) 2 原碼 反碼 補碼(-17)=(10001111)=(11110000)=(11110001) 8 原碼 反碼 補碼格雷碼又稱________碼，其特點是任意兩個相鄰的代碼中有_______位二進制數(shù)位不同。全加器是指能實現(xiàn)兩個加數(shù)和____________三數(shù)相加的算術(shù)運算邏輯電路。21、當RAM的字數(shù)夠用、位數(shù)不夠用時，應(yīng)擴展位數(shù)。其方法是將各片RAM的____________端、R/W端和CS端并聯(lián)起來即可。數(shù)制轉(zhuǎn)換1.(46.125)=(101110.001)=(56.1)=(2E.2) 10 2 8 162.(13.A)=(00010011.1010=()19.625) 16 2 103.(10011.1)=(23.4)=(19.5) 2 8 10將下列三位BCD碼轉(zhuǎn)換為十進制數(shù)(10110010110)=（263）余3碼 10(10110010110) =（596） 8421BCD碼 10四個電路輸入v、輸出v的波形如圖所示，試寫出分別實現(xiàn)下列功能的最簡電路類型 I O（不必畫出電路）。（a）；（b）；（c）；（d）。2134vI21340t 0tvOvO 0t 0t12345612345670t 0tvOvO 0t 0t （c） （d） （a）T＇觸發(fā)器或1位二進制計數(shù)器；（b）施密特觸發(fā)器；（c）單穩(wěn)態(tài)觸發(fā)器；（d）6進制計數(shù)器當多個三態(tài)門的輸出端連在一根總線上使用時，必須保證：任何時候只能有一個門電路處于工作態(tài)，其余的門電路應(yīng)輸出。高阻態(tài)3線—8線譯碼器74LS138處于譯碼狀態(tài)時，若希望輸出Y~Y為11011111，則要求 7 0輸入AAA=。101210對于T觸發(fā)器，當T恒等于1時，觸發(fā)器輸出Q對時鐘信號分頻。二不會出現(xiàn)的變量取值所對應(yīng)的最小項叫做。無關(guān)項組合邏輯電路任何時刻的穩(wěn)定輸出僅僅只決定于__________各個輸入變量的取值。當前要把模擬量轉(zhuǎn)化成數(shù)字量一般要經(jīng)過四個步驟，分別稱為采樣、保持、________、編碼。量化D/A轉(zhuǎn)換器的主要參數(shù)有、轉(zhuǎn)換時間和轉(zhuǎn)換精度。分辨率邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。布爾、與、或、非組合邏輯電路消除竟爭冒險的方法有、、等。修改邏輯設(shè)計接入濾波電容加選通脈沖常見的脈沖產(chǎn)生電路有，常見的脈沖整形電路有、。多諧振蕩器；單穩(wěn)態(tài)觸發(fā)器施密特觸發(fā)器在任何一組變量取值下，兩個不同最小項的乘積恒為。0TTL門電路中，可以實現(xiàn)“線與”邏輯功能的是門。集電極開路門（或OC門）已知函數(shù)YDCBA，它的反函數(shù)為Y=。YDC(BA)或YD(CBA)函數(shù)FABCACBC的與非—與非式為。FABCACBC圖示電路的最簡與—或表達式為。FBACF74F74LS153（1/2）A0A1EYD0D1D2D3BA 0 1 C 1十進制數(shù)轉(zhuǎn)換到二進制數(shù)時小數(shù)部分采用的方法是。乘2取整法PLA的與陣列編程，或陣列可編程?？捎|發(fā)器按照邏輯功能分類，在CP脈沖作用下，只有保持和翻轉(zhuǎn)功能的觸發(fā)器是觸發(fā)器。T8位D/A轉(zhuǎn)換器當輸入數(shù)字量只有最低位為1時，輸出電壓為0.02V，若輸入數(shù)字量只有最高位為1時，則輸出電壓為V。2.56一個10位D/A轉(zhuǎn)換器的每個量化階梯表示0.025伏電壓，則它最大能表示伏電壓。25.575為消除邏輯表達式F=AC+BC的險象，應(yīng)增加的冗余項為（即變成FACBC)。AB正常工作情況下，能帶同類門電路的最大數(shù)目稱為。扇出系數(shù)。對于JK觸發(fā)器，當J、K為時，觸發(fā)器處于保持狀態(tài)。00如用ROM實現(xiàn)兩個3位二進制數(shù)相乘的乘法器，其所需的容量為。26×649、若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用電路。施密特觸發(fā)器半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陽極接法和共陰極接法。TTL邏輯門電路的典型高電平值是3.6V，典型低電平值是0.3V。某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是5進制計數(shù)器。53、在下圖所示可編程陣列邏輯（PAL）電路中，Y1=123234134124IIIIIIIIIIII，Y=II。 3 1 2三位二進制減法計數(shù)器的初始狀態(tài)為101，四個CP脈沖后它的狀態(tài)為。001圖（a）所示電路中，TTL與非門的I=400A、U=3.6V、I=10mA、U=0.2V， OH OH OL OLR?！?，480ΩL15V＆RL1＆RL1＆RL2AAYYBB圖（a）圖（b）56、圖（b）所示電路中，TTL與非門的I=400A、U=3.6V、I=10mA、U=0.2V， OH OH OL OLR?！蓿?kΩL2四、1、寫出下圖所示各個邏輯電路的輸出函數(shù)式：Z(BA)C(1A)CZAB3 4 +5V +5V≥1CMOS門電路&&≥1CMOS門電路&&&ENEN&&≥1200ΩATTL門電路ABAABF3BF1F2FB4CCCDENDFABFABCFABCDFABENCDEN1 2 3 42、組合邏輯電路及輸入波形如圖7所示，要求：寫出L、L、L的邏輯表達式，分 1 2 3析電路功能，并畫出L的波形。2A≥11≥11≥1≥111 AL B2L BL3 2解：邏輯表達式：LABAB，1LABAB，3LLLABA⊙B。2 1 31位數(shù)值比較器則可以畫出L的波形：2ABL3、分析如圖所示組合電路的功能，要求寫出邏輯表達式，列出其真值表，并說明電路的邏輯功能。&&&&&&&≥1BYC解：YAABCBABCCABC(AABC)(BABC)(CABC)ABCABC真值表 A B C F A B C F0 0 0 1 1 0 0 00 0 1 0 1 0 1 00 1 0 0 1 1 0 0 0 1 1 0 1 1 1 1電路功能：三輸入一致電路（或三輸入同或電路）4、分析如圖所示同步時序邏輯電路，具體要求：寫出它的激勵方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)圖并描述功能。Q0Q0FF01JC11KFF11JC11KQ10Q1Q=1&AZ1CP解：（1）激勵方程：J1，K1 0 0JKAQn， 1 1 0狀態(tài)方程：Qn1JQnKQnQn00 00 0Qn1JQnKQnAQnQn11 11 0 1輸出方程為：ZQQ10狀態(tài)轉(zhuǎn)換圖為：00/000/001/011/110/00101101Q1Q0/ZA0功能描述：同步可逆四進制計數(shù)器5、試用3線－8線譯碼器74HC138設(shè)計一個多輸出的組合邏輯電路。輸出邏輯函數(shù)式為ZACABCABC Z1BCABC2 Z3ABABC Z4ABCBCABC解：化為最小項之和的形式：ZABCABCABCABC1Z2ABCABCABCZZ34ABCABCABCABCABCABCABC當S=1,SS0時,令A(yù)=A,A=B,A=C,則 1 2 3 2 1 0ZmmmmmmmmYYYY 1 3 4 5 6 3 4 5 6 3456Z2m1m3m7m1m3m7Y1Y3Y7ZmmmmmmYYY 3 2 3 7 2 3 7 237Z4m0m2m4m7m0m2m4m7Y0Y2Y4Y7畫電路圖&&&&&&6、試用1片3線－8線譯碼器74HC138設(shè)計一個多輸出的組合邏輯電路。輸出邏輯函數(shù)式為F(A,B,C,D)m(8,9,12,13,15)解：FA(BCDBCDBCDBCDBCD)解法一：選取BCD=AAA，令SA,SS0，則 210 1 2 3FA(mmmmm)AmAmAmAmAm 0 1 4 5 7 0 1 4 5 7AmAmAmAmAmYYYYY 0 1 4 5 7 01457畫出邏輯圖如圖（a）& F &圖（a）圖（b）解法二：選取BCD=AAA，令S1,SS0，則 210 1 2 3FA(mmmmm)A(mmm)AmmmAYYY 0 1 4 5 7 2 3 6 236 236畫出邏輯圖如圖（b）7、試用8選1MUX實現(xiàn)邏輯函數(shù)：F(A,B,C,D)m(0,4,5,7,12,13,14)解：法一①畫出F的四變量卡諾圖如圖 AB11CD0001111000011100101011101000100D0D2D6D4D1D3D7D50001111001ABCDD01100D (a)②選擇地址變量，確定余函數(shù)D。若選擇AAA=ABC，則引入變量為D。i 210化簡各子卡諾圖求得余函數(shù)為：D=D,D=0,D=1,D=D,D=0,D=0,D=1,D=D， 0 1 2 3 4 5 6 7函數(shù)F可表示為FYmDmmDmmD 0 2 3 6 7或由降維圖得 FmDmmDmmD 0 2 3 6 7與Y7mD比較知：D=D=D=0,D=D=1,D=D,D=D=Dii 1 4 5 2 6 3 0 7i0法二：選擇AAA=ABC，則210FABCDABCDABCDABCDABCDABCDABCD=mDmDmDmDmDmDmD 0 2 2 3 6 6 7mDmmDmmD 0 2 3 6 7與8選1MUX輸出信號的表達式 A A2 7C A1 YmiDiD A0D0i018選1MUXYA0A2D1D0D3D2D5D4D8選1MUXYA0A2D1D0D3D2D5D4D7D6A1FABCED11 其邏輯圖如圖所示。 (a)觸發(fā)器電路如圖2(a)所示，寫出觸發(fā)器輸出端Q的表達式并根據(jù)圖(b)給定的波形，對應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。圖2（a）圖2（b）解：Qn+1=D=D（CP上升沿觸發(fā)） 1 1Qn+1=JQn+KQn=QnQn+QnQn（CP下降沿觸發(fā)）。波形見答圖。 2 2 2 22 1 2 1 2觸發(fā)器電路如圖3(a)所示，寫出觸發(fā)器輸出Q的表達式并根據(jù)圖(b)給定的波形，對應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。（a）(b)圖3解：Qn+1=Qn（A下降沿觸發(fā)，當Q=1時，Q=0） 1 1 2 1Qn+1=D=Qn（B上升沿觸發(fā)）。波形下圖。 2 2 110、分析圖示邏輯電路，要求：（1）寫出各級觸發(fā)器的驅(qū)動方程和狀態(tài)方程；（2）畫出狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表；（3）說明電路的計數(shù)模值和各位的權(quán)值。 1JQJQJQ F F F K1Q K2Q K3Q CP解：(1)J=K=1Qn1Qn 1 1 1 1JQnQnKQnQn1QnQnQnQnQnJQnQnKQnQn1QnQnQnQnQn31 2 1 2 31 2 1 221 3 3 21 3 1 3(2)狀態(tài)圖QQQ321111000001010110101100011(3)計數(shù)模值為6各位權(quán)值分別是：421QQQ321試用四位二進制加法計數(shù)器74xx161芯片及門電路，分別用清零法和置數(shù)數(shù)構(gòu)成十三進制加法計數(shù)器；要求（1）兩種方法分別畫出狀態(tài)轉(zhuǎn)換圖；（2）確定清零與置數(shù)方式；（3）分別畫出電路連線圖。RDLDRDLD74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRD試用一片74161集成計數(shù)器和少量門電路，用置數(shù)法設(shè)計計數(shù)/分頻電路，其中初始狀態(tài)為0000，當控制端M=0時，計數(shù)器的模值為4，控制端M=1時，計數(shù)器的模值為8。畫出狀態(tài)轉(zhuǎn)換圖和連線圖。RDLDRDLD74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRD狀態(tài)轉(zhuǎn)換圖M=0時，模值為4，狀態(tài)圖如下：0001000000110001000000110010Q3Q0Q1Q2置數(shù)條件：LDMQQ01M=1時，模值為8，狀態(tài)圖如下：0011000000110000000100100111010001100101Q3Q0Q1Q2置數(shù)條件：LDMQQQ012考慮到期置數(shù)端低電平有效，總的置數(shù)條件為：LDMQQMQQQ 01 012連線圖DRLDDRLD≥111&74LS161Q0Q1Q2Q3D0D1D2D3EPETCCP1RDLDCP0000某學(xué)校有三個實驗室，每個實驗室各需2kW電力。這三個實驗室由兩臺發(fā)電機組供電，一臺是2kW，另一臺是4kW。三個實驗室有時可能不同時工作，試設(shè)計一邏輯電路，使資源合理分配。解：（1）分析題意設(shè)輸入變量為A、B、C表示三個實驗室，工作為1，不工作為0；設(shè)輸出變量為X、Y，分別表示2kW，4kW的發(fā)電機，啟動為1，不啟動為0。（2）列真值表分析過程可列出真值表如下表所示。 ABC XY00 00 001 10 010 1011 0100 1001 01 110 01 111 11畫卡諾圖寫出邏輯表達式01010110100100011110ABC001001110100011110ABCXYYXmm(3(1,5,6,,2,4,7)7)ABABBCCAC畫邏輯電路圖&=1&=1=1&&&ABACBCXABYC某工廠有三個車間，1車間需1kW電力，2車間需2kW電力，3車間需3kW電力。這三個車間由兩臺發(fā)電機組供電，一臺是1kW，另一臺是2kW，根據(jù)需要啟動不同的發(fā)電機。為合理應(yīng)用電力并避免超負荷運轉(zhuǎn)，請設(shè)計一個邏輯電路，能自動完成配電任務(wù)。解：設(shè)1、2、3車間分別為A、B、C，工作時為1，不工作時為0；設(shè)1kW的發(fā)電機組為X，2kW的發(fā)電機組為Y，啟動為1，不啟動為0；對于幾個車間同時工作而超負荷的情況不允許，設(shè)為約束。真值表AABCXY000000011101001011××10010101××11011111××卡諾圖化簡0000×1×111000011110ABC×01×1×100100011110ABC×XYXACYBC（4）邏輯圖≥1≥1≥1AXCYB分析圖示電路的邏輯功能。寫出驅(qū)動方程、狀態(tài)方程；作出狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖；指出電路的邏輯功能，并說明能否自啟動；畫出在時鐘作用下的各觸發(fā)器輸出波形。 Q0Q0Q1Q20QFF01JC11K1QFF1JC11K2QFF1JC11KCP解：（1）寫出驅(qū)動方程J0Q1nJ1Q0nJ2Q1n KQn KQn KQn 0 2 1 0 2 1寫出狀態(tài)方程Qn1QnQnQnQn 0 1 0 20Qn1QnQnQnQnQn 1 0 1 0 1 0Qn1QnQnQnQnQn 2 1 2 1 2 1列出狀態(tài)真值表nnQ2nQ1nQ012nQ11nQ10nQnQ2nQ1nQ012nQ11nQ10nQ000001100001001011101010010100110100011111111110畫出狀態(tài)轉(zhuǎn)換圖001001011111101010110100000Q0Q1Q2具有自啟動能力的同步五進制計數(shù)器。各觸發(fā)器輸出波形16、試分析圖示時序電路：（1）寫出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程；（2）畫出QQ的狀態(tài)轉(zhuǎn)換圖；10（3）根據(jù)狀態(tài)圖分析其功能； 1Q0Q0FF01JC11KFF11JC11KQ1&1Q0QCP解：（1）根據(jù)電路圖可得到的方程為：驅(qū)動方程：J0K01;J1K1Q0;狀態(tài)方程：Q0n1Q0; Qn1JQKQQQQQ; 1 11 11 01 01輸出方程：BQQ;01將QQ的各個代入上述的方程，可得到狀態(tài)轉(zhuǎn)換圖如下所示：10001100111001Q1Q0/0/0/0/1/B由狀態(tài)轉(zhuǎn)換圖可知，該電路為四進制減法計數(shù)器，B端的輸出是借位輸出；且此電路能自啟動。14、試用與非門設(shè)計一個一位十進制數(shù)判別器，要求當輸入的8421BCD碼表示的十進制數(shù)之值X≥5時，輸出F=1，否則為0。設(shè)計一個二位二進制譯碼器，要求列出真值表，畫出邏輯圖。用8選1MUX實現(xiàn)邏輯函數(shù)FABABAB解：函數(shù)F為2變量，而MUX的地址端數(shù)為3個，其多余的地址端應(yīng)接0或1。令A(yù)=A，B=A，A=0，E0。（則A=1對應(yīng)的MUX輸出為0，即數(shù)據(jù)端D=D=D=D=0。） 2 1 0 0 1 3 5 7又F可表示為：FAAAAAAAAAmmm 210 210 210 4 2 6與MUX的