按存儲(chǔ)介質(zhì)分類：磁表面/半導(dǎo)體存儲(chǔ)器按存取方式分類：隨機(jī)/順序存取按讀寫功能分類：ROM，RAMRAM：隨機(jī)讀寫存儲(chǔ)器ROM：只讀存儲(chǔ)器按信息的可保存性分類：永久性和非永久性的按存儲(chǔ)器系統(tǒng)中的作用分類：主/輔/緩/控當(dāng)前1頁，總共115頁。高速緩沖存儲(chǔ)器簡稱cache，它是計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量半導(dǎo)體存儲(chǔ)器。主存儲(chǔ)器簡稱主存，是計(jì)算機(jī)系統(tǒng)的主要存儲(chǔ)器，用來存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。外存儲(chǔ)器簡稱外存，它是大容量輔助存儲(chǔ)器。當(dāng)前2頁，總共115頁。當(dāng)前3頁，總共115頁。SRAM中,用一個(gè)鎖存器作為存儲(chǔ)元。只要直流供電電源一直加在這個(gè)記憶電路上，它就無限期地保持記憶的1狀態(tài)或0狀態(tài)。如果電源斷電，那么存儲(chǔ)的數(shù)據(jù)(1或0)就會(huì)丟失。當(dāng)前4頁，總共115頁。當(dāng)前5頁，總共115頁?；眷o態(tài)存儲(chǔ)元結(jié)構(gòu)圖當(dāng)前6頁，總共115頁。補(bǔ)充：正邏輯體制：高電平VH用邏輯“1”表示，低電平VL用邏輯“0”來表示，這種邏輯體制稱為正邏輯體制。負(fù)邏輯體制：高電平VH用邏輯“0”表示，低電平VL用邏輯“1”來表示，這種邏輯體制稱為負(fù)邏輯體制。每種邏輯門用不同的邏輯體制來描述其邏輯功能是不同的，即每種邏輯門都有兩種等效邏輯符號，兩種邏輯符號可以進(jìn)行等效。兩種邏輯符號等效變換規(guī)則：1）只要在一種邏輯符號的所有輸入、輸出端同時(shí)加上或者去掉小圈（當(dāng)一根線上有兩個(gè)小圈，相當(dāng)于兩次取反，則無需畫圈）2）將原來的符號互換（與←→或、同或←→異或）即可。由此可得到：正與=負(fù)或

正與非=負(fù)或非

正或=負(fù)與

正或非=負(fù)與非當(dāng)前7頁，總共115頁。負(fù)邏輯的或非門（相當(dāng)于與非門）正邏輯的或非門正邏輯的與門負(fù)邏輯的與門（相當(dāng)于或非門）當(dāng)前8頁，總共115頁。讀命令100110011001000000當(dāng)前9頁，總共115頁。01100寫命令11001100當(dāng)前10頁，總共115頁。圖3.2的邏輯圖當(dāng)前11頁，總共115頁。圖3.332K×8位SRAM結(jié)構(gòu)圖和邏輯圖當(dāng)前12頁，總共115頁。當(dāng)前13頁，總共115頁。當(dāng)前14頁，總共115頁。當(dāng)前15頁，總共115頁。當(dāng)前16頁，總共115頁。當(dāng)前17頁，總共115頁。當(dāng)前18頁，總共115頁。當(dāng)前19頁，總共115頁。DRAM存儲(chǔ)器的存儲(chǔ)位元是由一個(gè)MOS晶體管和電容器組成的記憶電路，其中MOS管作為開關(guān)使用，而所存儲(chǔ)的信息1或0則是有電容器上的電荷量來體現(xiàn)，即當(dāng)電容器充滿電荷時(shí)表示存儲(chǔ)1，當(dāng)電容器放完電沒有電荷時(shí)，表示存儲(chǔ)0。當(dāng)前20頁，總共115頁。補(bǔ)充：三態(tài)門簡介當(dāng)前21頁，總共115頁。補(bǔ)充：三態(tài)門簡介XGYXGY三態(tài)門符號圖（a）三態(tài)門符號圖（b）當(dāng)前22頁，總共115頁。補(bǔ)充：MOS管簡介MOS管是一種由金屬、氧化物和半導(dǎo)體組成的場效應(yīng)管，其符號下圖所示，其中G為柵極，S為源極，D為漏極。當(dāng)W（連接?xùn)艠O）為高電位時(shí)，MOS管導(dǎo)通，R點(diǎn)（連接漏極D）與VCC（連接源極S）同電位。當(dāng)前23頁，總共115頁。1010當(dāng)前24頁，總共115頁。當(dāng)前25頁，總共115頁。當(dāng)前26頁，總共115頁。當(dāng)前27頁，總共115頁。當(dāng)前28頁，總共115頁。1、讀/寫周期讀周期、寫周期的定義是從行選通信號RAS下降沿開始，到下一個(gè)RAS信號的下降沿為止的時(shí)間，也就是連續(xù)兩個(gè)讀周期的時(shí)間間隔。通常為控制方便，讀周期和寫周期時(shí)間相等。當(dāng)前29頁，總共115頁。當(dāng)前30頁，總共115頁。當(dāng)前31頁，總共115頁。2、刷新周期刷新周期：DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個(gè)刷新周期中都被刷新。分散式刷新:每一行的刷新插入到正常的讀/寫周期之中。當(dāng)前32頁，總共115頁。集中式刷新：例如刷新周期為8ms的內(nèi)存來說，所有行的集中式刷新必須每隔8ms進(jìn)行一次。為此將8ms時(shí)間分為兩部分：前一段時(shí)間進(jìn)行正常的讀/寫操作，后一段時(shí)間（8ms至正常讀/寫周期時(shí)間）做為集中刷新操作時(shí)間。分散式刷新：例如p70圖3.7所示的DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進(jìn)行一次。當(dāng)前33頁，總共115頁。1、字長位數(shù)擴(kuò)展 給定的芯片字長位數(shù)較短，不滿足設(shè)計(jì)要求的存儲(chǔ)器字長，此時(shí)需要用多片給定芯片擴(kuò)展字長位數(shù)。三組信號線中，地址線和控制線公用而數(shù)據(jù)線單獨(dú)分開連接。當(dāng)前34頁，總共115頁。當(dāng)前35頁，總共115頁。圖3.9SRAM字長位數(shù)擴(kuò)展當(dāng)前36頁，總共115頁。2、字存儲(chǔ)容量擴(kuò)展給定的芯片存儲(chǔ)容量較?。ㄗ?jǐn)?shù)少），不滿足設(shè)計(jì)要求的總存儲(chǔ)容量，此時(shí)需要用多片給定芯片來擴(kuò)展字?jǐn)?shù)。三組信號組中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來決定片選信號。所需芯片數(shù)仍由（d=設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)器容量）決定。當(dāng)前37頁，總共115頁。當(dāng)前38頁，總共115頁。當(dāng)前39頁，總共115頁。3、存儲(chǔ)器模塊條存儲(chǔ)器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為內(nèi)存條，它們是在一個(gè)條狀形的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片，組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊。如圖所示。內(nèi)存條有30腳、72腳、100腳、144腳、168腳等多種形式。30腳內(nèi)存條設(shè)計(jì)成8位數(shù)據(jù)線，存儲(chǔ)容量從256KB～32MB。72腳內(nèi)存條設(shè)計(jì)成32位數(shù)據(jù)總線100腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲(chǔ)容量從4MB～512MB。當(dāng)前40頁，總共115頁。ROM叫做只讀存儲(chǔ)器。顧名思義，只讀的意思是在它工作時(shí)只能讀出，不能寫入。然而其中存儲(chǔ)的原始數(shù)據(jù)，必須在它工作以前寫入。只讀存儲(chǔ)器由于工作可靠，保密性強(qiáng)，在計(jì)算機(jī)系統(tǒng)中得到廣泛的應(yīng)用。主要有兩類：掩模ROM：掩模ROM實(shí)際上是一個(gè)存儲(chǔ)內(nèi)容固定的ROM，由生產(chǎn)廠家提供產(chǎn)品?？删幊蘎OM：用戶后寫入內(nèi)容，有些可以多次寫入。一次性編程的PROM多次編程的EPROM和EEPROM。當(dāng)前41頁，總共115頁。1、掩模ROM

(1)掩模ROM的陣列結(jié)構(gòu)和存儲(chǔ)元掩模ROM存儲(chǔ)元當(dāng)行選線與MOS管柵極連接時(shí)，MOS管導(dǎo)通，表示存儲(chǔ)1。當(dāng)行選線與MOS管不連接時(shí)，MOS管截止，表示存儲(chǔ)0。當(dāng)前42頁，總共115頁。16×8掩模ROM的陣列結(jié)構(gòu)當(dāng)前43頁，總共115頁。(2)掩膜ROM的邏輯符號和內(nèi)部邏輯框圖當(dāng)前44頁，總共115頁。2、可編程ROM（1）EPROM存儲(chǔ)元EPROM叫做光擦除可編程只讀存儲(chǔ)器。它的存儲(chǔ)內(nèi)容可以根據(jù)需要寫入，當(dāng)需要更新時(shí)將原存儲(chǔ)內(nèi)容抹去，再寫入新的內(nèi)容。現(xiàn)以浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM為例進(jìn)行說明，結(jié)構(gòu)如下圖所示。當(dāng)前45頁，總共115頁。圖3.19EPROM存儲(chǔ)元當(dāng)前46頁，總共115頁。當(dāng)G1柵有電子積累時(shí)，該MOS管的開啟電壓變得很高，即使G2柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了“0”。反之，G1柵無電子積累時(shí)，MOS管的開啟電壓較低，當(dāng)G2柵為高電平時(shí)，該管可以導(dǎo)通，相當(dāng)于存儲(chǔ)了“1”。EPROM的主要結(jié)構(gòu)圖：當(dāng)前47頁，總共115頁。（1）如上圖所示,這是EPROM的寫入過程,在漏極加高壓,電子從源極流向漏極溝道充分開啟。在高壓的作用下,電子的拉力加強(qiáng),能量使電子的溫度極度上升,變?yōu)闊犭娮?。此時(shí)，若在G2柵上加正電壓，形成方向與溝道垂直的電場,使熱電子能躍過SiO2的勢壘,注入到浮柵中。在沒有別的外力的情況下,電子會(huì)很好的保持著。（即：寫入“0”的過程。）（2）在需要消去電子時(shí),利用紫外線進(jìn)行照射，給電子足夠的電量能逃逸出浮柵。（即可以抹成“1”）。EPROM的寫入過程當(dāng)前48頁，總共115頁。（2）EEPROM存儲(chǔ)元EEPROM，叫做電擦除可編程只讀存儲(chǔ)器。其存儲(chǔ)元是一個(gè)具有兩個(gè)柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個(gè)浮柵，無引出線；G2是抹去柵，它有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。如圖(c)所示，當(dāng)G2柵加20V正脈沖P1時(shí)，通過隧道效應(yīng)，電子由襯底注入到G1浮柵，相當(dāng)于存儲(chǔ)了“1”。利用此方法可將存儲(chǔ)器抹成全“1”狀態(tài)。當(dāng)前49頁，總共115頁。圖3.20EEPROM存儲(chǔ)元當(dāng)前50頁，總共115頁。EEPROM的寫入過程,是利用了隧道效應(yīng),即能量小于能量勢壘的電子能夠穿越勢壘到達(dá)另一邊。EEPROM寫入過程,如上圖所示,根據(jù)隧道效應(yīng),包圍浮柵的SiO2,必須極薄以降低勢壘。源漏極接地,處于導(dǎo)通狀態(tài)。在控制柵上施加高于閾值電壓的高壓,以減少電場作用,吸引電子穿越。EEPROM的寫入過程：當(dāng)前51頁，總共115頁。要達(dá)到消去電子的要求,EEPROM也是通過隧道效應(yīng)達(dá)成的。如上圖所示,在漏極加高壓,控制柵為0V,翻轉(zhuǎn)拉力方向,將電子從浮柵中拉出。EEPROM消去電子的過程：當(dāng)前52頁，總共115頁。FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非失易失性的讀/寫存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒有電源的情況下可以長期保存?？傊?，它既有RAM的優(yōu)點(diǎn)，又有ROM的優(yōu)點(diǎn)，稱得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。當(dāng)前53頁，總共115頁。1、FLASH存儲(chǔ)元

在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來的，由此可以看出創(chuàng)新與繼承的關(guān)系。如下圖所示為閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極D和源極S外，還有一個(gè)控制柵和浮空柵。當(dāng)前54頁，總共115頁。當(dāng)前55頁，總共115頁。2、FLASH存儲(chǔ)器的基本操作

編程操作、讀取操作、擦除操作在控制柵加正向電壓，電子從源極流向浮空柵，使浮空柵帶負(fù)電荷，即可以寫入“0”。所有存儲(chǔ)元的初始狀態(tài)均處于“1”狀態(tài)，因此編程時(shí)只寫0，不寫1。當(dāng)前56頁，總共115頁。若浮柵原來存有負(fù)電荷，在控制柵加高電位從漏極到源極無電流流過，表示讀出0.若浮柵原來沒有負(fù)電荷，在控制柵加高電位從漏極到源極有電流流過，表示讀出1.源極加正向電壓使電子從浮柵中流出使存儲(chǔ)元又變成1狀態(tài)。當(dāng)前57頁，總共115頁。3、FLASH存儲(chǔ)器的陣列結(jié)構(gòu)FLASH存儲(chǔ)器的簡化陣列結(jié)構(gòu)如下圖所示。在某一時(shí)間只有一條行選擇線被激活。讀操作時(shí)，假定某個(gè)存儲(chǔ)元原存1，那么晶體管導(dǎo)通，與它所在位線接通，有電流通過位線，所經(jīng)過的負(fù)載上產(chǎn)生一個(gè)電壓降。這個(gè)電壓降送到比較器的一個(gè)輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個(gè)標(biāo)志為邏輯1的電平。如果某個(gè)存儲(chǔ)元原先存0，那么晶體管不導(dǎo)通，位線上沒有電流，比較器輸出端則產(chǎn)生一個(gè)標(biāo)志為邏輯0的電平。當(dāng)前58頁，總共115頁。當(dāng)前59頁，總共115頁。由于CPU和主存儲(chǔ)器之間在速度上是不匹配的，這種情況便成為限制高速計(jì)算機(jī)設(shè)計(jì)的主要問題。為了提高CPU和主存之間的數(shù)據(jù)傳輸率，除了主存采用更高速的技術(shù)來縮短讀出時(shí)間外，還可以采用并行技術(shù)的存儲(chǔ)器。當(dāng)前60頁，總共115頁。1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)雙端口存儲(chǔ)器由于同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制電路而得名。由于進(jìn)行并行的獨(dú)立操作，因而是一種高速工作的存儲(chǔ)器，在科研和工程中非常有用。舉例說明，雙端口存儲(chǔ)器IDT7133的邏輯框圖。如下頁圖。當(dāng)前61頁，總共115頁。當(dāng)前62頁，總共115頁。左端口讀/寫右端口讀/寫雙端口存儲(chǔ)器簡單示例當(dāng)前63頁，總共115頁。2、無沖突讀寫控制當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制(CE)和輸出驅(qū)動(dòng)控制(OE)。讀操作時(shí)，端口的OE(低電平有效)打開輸出驅(qū)動(dòng)器，由存儲(chǔ)矩陣讀出的數(shù)據(jù)就出現(xiàn)在I/O線上。當(dāng)前64頁，總共115頁。表3.4無沖突讀寫控制當(dāng)前65頁，總共115頁。3、有沖突讀寫控制當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫沖突。為解決此問題，特設(shè)置了BUSY標(biāo)志。在這種情況下，片上的判斷邏輯可以決定對哪個(gè)端口優(yōu)先進(jìn)行讀寫操作，而對另一個(gè)被延遲的端口置BUSY標(biāo)志(BUSY變?yōu)榈碗娖?，即暫時(shí)關(guān)閉此端口。當(dāng)前66頁，總共115頁。有沖突讀寫控制判斷方法(1)如果地址匹配且在CE之前有效，片上的控制邏輯在CEL和CER之間進(jìn)行判斷來選擇端口(CE判斷)。(2)如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進(jìn)行判斷來選擇端口(地址有效判斷)。無論采用哪種判斷方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口，而當(dāng)允許存取的端口完成操作時(shí)，延遲端口BUSY標(biāo)志才進(jìn)行復(fù)位而打開此端口。當(dāng)前67頁，總共115頁。表3.5左、右端口讀寫操作的功能判斷當(dāng)前68頁，總共115頁。當(dāng)前69頁，總共115頁。當(dāng)前70頁，總共115頁。1、存儲(chǔ)器的模塊化組織

一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式當(dāng)前71頁，總共115頁。圖3.26存儲(chǔ)器模塊的兩種組織方式當(dāng)前72頁，總共115頁。當(dāng)前73頁，總共115頁。當(dāng)前74頁，總共115頁。2、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)下圖為四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖。主存被分成4個(gè)相互獨(dú)立、容量相同的模塊M0，M1，M2，M3，每個(gè)模塊都有自己的讀寫控制電路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳送信息。在理想情況下，如果程序段或數(shù)據(jù)塊都是連續(xù)地在主存中存取，那么將大大提高主存的訪問速度。當(dāng)前75頁，總共115頁。當(dāng)前76頁，總共115頁。當(dāng)前77頁，總共115頁。單位時(shí)間里，存儲(chǔ)器所存取的信息量，以位/秒或字節(jié)/秒為單位。當(dāng)前78頁，總共115頁。當(dāng)前79頁，總共115頁。圖3.30無等待狀態(tài)成塊存取示意圖由于采用m=2的交錯(cuò)存取度的成塊傳送，兩個(gè)連續(xù)地址字的讀取之間不必插入等待狀態(tài)。當(dāng)前80頁，總共115頁。當(dāng)前81頁，總共115頁。圖3.31CPU與存儲(chǔ)器系統(tǒng)的關(guān)系當(dāng)前82頁，總共115頁。當(dāng)前83頁，總共115頁。圖3.32Cache原理圖CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。當(dāng)CPU讀取主存中一個(gè)字時(shí)，便發(fā)出此字的內(nèi)存地址到cache和主存。此時(shí)cache控制邏輯依據(jù)地址判斷此字是否在cache中：若是，則此字立即傳送給CPU；若非，則把此字從主存讀出送到CPU，與此同時(shí)，把含有這個(gè)字的整個(gè)數(shù)據(jù)塊從主存讀出送到Cache中。當(dāng)前84頁，總共115頁。當(dāng)前85頁，總共115頁。局部性原理：在大部分程序的執(zhí)行中，在一段時(shí)間內(nèi)，CPU總是集中地訪問程序中的某個(gè)部分而不是隨機(jī)地對程序所有部分具有平均訪問概率。當(dāng)前86頁，總共115頁。當(dāng)前87頁，總共115頁。【例6】CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時(shí)間。當(dāng)前88頁，總共115頁。無論選擇那種映射方式，都要把主存和cache劃分為同樣大小的“塊”。選擇哪種映射方式，要考慮：硬件是否容易實(shí)現(xiàn)地址變換的速度是否快主存空間的利用率是否高主存裝入一塊時(shí)，發(fā)生沖突的概率以下我們介紹三種映射方法當(dāng)前89頁，總共115頁。當(dāng)前90頁，總共115頁。全相聯(lián)映射的特點(diǎn)：（1）行與塊等長；（2）主存中的每一塊可以放到cache中的任意一行中；（3）在全相聯(lián)映射中，將主存中一個(gè)塊的地址（塊號）與塊的內(nèi)容（字）一起存于cache某一行中，其中塊地址存于chache的標(biāo)記部分中。（a）全相聯(lián)映射示意圖當(dāng)前91頁，總共115頁。當(dāng)前92頁，總共115頁。CAM(b)全相聯(lián)cache的檢索過程當(dāng)前93頁，總共115頁。當(dāng)前94頁，總共115頁。（a）直接映射示意圖直接映射的特點(diǎn)：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。當(dāng)前95頁，總共115頁。當(dāng)前96頁，總共115頁。（a）直接映射示意圖直接映射的特點(diǎn)：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標(biāo)記（tag）與數(shù)據(jù)塊一起保存在該行中。00001101s（共8位）rs-r當(dāng)前97頁，總共115頁。直接映射的特點(diǎn)：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。[例]cache容量16字，主存容量256字，則地址2，18，34…..242等都存放在cache的地址2內(nèi)，如果第一次2在cache中，下次訪問34內(nèi)容，則不管cache其他位置的內(nèi)容訪問情況，都會(huì)引起2塊內(nèi)容的替換當(dāng)前98頁，總共115頁。在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標(biāo)記（tag）與數(shù)據(jù)塊一起保存在該行中。（b）直接映射的cache檢索過程000011011000001當(dāng)前99頁，總共115頁。當(dāng)前100頁，總共115頁。當(dāng)前101頁，總共115頁。當(dāng)前102頁，總共115頁。（a）組相聯(lián)映射示意圖（4組）組相聯(lián)映射中，主存的每一塊可以存入cache特定一組的任意行中（由q=jmodu決定）。當(dāng)前103頁，總共115頁。當(dāng)前104頁，總共115頁。在組相聯(lián)映射方式中，內(nèi)存