本文格式為Word版，下載可任意編輯——EDA試驗二VHDL七段數(shù)碼管顯示譯碼

EDA試驗,VHDL代碼,全部經(jīng)過硬件下載測試,使用EPM7128SLC84(最大資源128macrocells)?？晒﹨⒖?。

EDA試驗二七段數(shù)碼管顯示譯碼的設(shè)計

一、試驗?zāi)康?/p>

1、把握七段數(shù)碼管譯碼器的工作原理；2、學(xué)會運用波形仿真測試檢驗程序的正確性；3、學(xué)會運用波形仿真測試檢驗程序的正確性。

二、試驗設(shè)備

ZYE1502C型試驗箱

三、內(nèi)容要求

1、用撥位開關(guān)輸入8421BCD碼，七段數(shù)碼管顯示“0－F〞16個16進制的數(shù)字。2、觀測字符亮度和顯示刷新的效果：（1）在8個七段數(shù)碼管上同時顯示某一數(shù)字；（2）在8個七段數(shù)碼管上動態(tài)顯示某一數(shù)字。3、擴展內(nèi)容：

（1）動態(tài)顯示時，能即時改變顯示的順序；（2）動態(tài)顯示時，實現(xiàn)顯示數(shù)字從0~F的循環(huán)顯示。

四、試驗步驟

1、輸入：設(shè)計部分采用VHDL語言完成；2、編譯；3、仿真；4、下載；5、連線。

（1）四個撥位開關(guān)（在P1、P2處選擇）連接D3、D2、D1、D0信號所對應(yīng)的管腳。時鐘CLK所對應(yīng)的管腳同試驗箱上的時鐘源相連。

（2）掃描片選信號DIG（0TO3）的管腳同七段數(shù)碼管（共陰）相連；

（3）七段數(shù)碼管驅(qū)動信號A,B,C,D,E,F,G的管腳分別同掃描數(shù)碼管的段輸入PCLK處的連接線孔A,B,C,D,E,F,G相連。

五、試驗報告

1、論述試驗過程和步驟；2、填寫正確的試驗結(jié)果。

（1）通過兩種顯示效果分析：字符顯示亮度同掃描頻率的關(guān)系，且讓人眼感覺不出光閃爍現(xiàn)象的最低掃描頻率是多少？

答：掃描頻率越高，顯示亮度越低。人眼看是否閃爍與所用的時鐘和分頻方式有關(guān)，在頻率穩(wěn)定和分頻均勻的狀況下，最低掃描頻率為256Hz，若分頻不均勻或頻率不穩(wěn)定，則需更高頻率。

EDA試驗,VHDL代碼,全部經(jīng)過硬件下載測試,使用EPM7128SLC84(最大資源128macrocells)。可供參考。

（2）字形編碼的種類，即一個7段數(shù)碼管可產(chǎn)生多少種字符，產(chǎn)生所有字符需要多少根被譯碼信號線？

答：一個7段數(shù)碼管可產(chǎn)生2^7=128種字符,產(chǎn)生所有字符至少需要7根被譯碼信號線。但假使只編譯0-F，16個字符，則至少只需要4根被譯碼信號線。六、試驗小結(jié)。答：

1、不同控制端需要預(yù)先分派控制優(yōu)先級，否則編寫的時候會出現(xiàn)好多問題。優(yōu)先級分為普通和特別，一般錯誤狀況可以跨越權(quán)限顯示出來。2、不同的錯誤需要不同的顯示來區(qū)分。

3、LOAD和CLR的優(yōu)先級低于EN，在EN從無效到有效的過程中（0→1），顯示會根據(jù)現(xiàn)態(tài)和MODE出現(xiàn)多種狀況：（0，次態(tài)，不定態(tài)，鎖存值）等，所以一般在EN啟動后，需要LOAD或者CLR來清空這些不確定因素。

EDA試驗,VHDL代碼,全部經(jīng)過硬件下載測試,使用EPM7128SLC84(最大資源128macrocells)?？晒﹨⒖肌?/p>

代碼：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.All;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYsegmentISPORT(CLK:INSTD_LOGIC;CP:BufferSTD_LOGIC;EN:INSTD_LOGIC;LOAD:INSTD_LOGIC;CLR:INSTD_LOGIC;MODE:INSTD_LOGIC_VECTOR(0TO3);DOUT:OUTSTD_LOGIC_VECTOR(0TO6);--對應(yīng)A,B,C,D,E,F,G,DP輸出DIN:INSTD_LOGIC_VECTOR(3DOWNTO0);--對應(yīng)4321位數(shù)字DIG:OUTSTD_LOGIC_VECTOR(0TO3));--段顯信息，onehotENDsegment;

ARCHITECTUREoneOFsegmentISBEGIN

PROCESS(EN,LOAD,CLR,MODE,DIN,CLK,CP)VARIABLEQ:STD_LOGIC_VECTOR(1DOWNTO0);VARIABLECOUNT:STD_LOGIC_VECTOR(0TO3);VARIABLEP:STD_LOGIC_VECTOR(0TO21);BEGIN--使能

IFEN='1'THENDOUT(0TO6)=0000001;DIG(0TO3)=0000;

ELSIFLOAD='1'ANDCLR='1'THENDOUT(0TO6)=0000000;DIG(0TO3)=0000;ELSE--分頻IFCLK'EVENTANDCLK='1'THEN

EDA試驗,VHDL代碼,全部經(jīng)過硬件下載測試,使用EPM7128SLC84(最大資源128macrocells)?？晒﹨⒖肌?/p>

IFP3999999THENP:=P+1;ELSEP:=(OTHERS='0');ENDIF;ENDIF;

IFP=1999999THENCP='1';ELSECP='0';ENDIF;

--刷屏模式：刷屏模式：0左-/1-右mod(1)IFCP'EVENTANDCP='1'THENIF(MODE(1)='0')THENIFQ3THENQ:=Q+1;ELSEQ:=(OTHERS='0');ENDIF;ELSEIFQ0THENQ:=Q-1;ELSEQ:=11;ENDIF;ENDIF;ENDIF;

--刷屏模式:0靜態(tài)/1刷屏模式mod(0)

IF(MODE(0)='0')THENDIG(0TO3)=0000;ELSECASEQISWHEN00=DIG(0TO3)=0111;WHEN01=DIG(0TO3)=1011;WHEN10=DIG(0TO3)=1101;WHEN11=DIG(0TO3)=1110;WHENOTHERS=NULL;ENDCASE;ENDIF;

--顯示數(shù)字：顯示數(shù)字：00不變/01順數(shù)/10逆數(shù)/11-mod(2,3)IFLOAD='1'THENCOUNT(0TO3):=DIN(3DOWNTO0);ELSIFCLR='1'THENCOUNT:=0000;ELSEIFCP'EVENTANDCP='1'THENIF(MODE(2)='0')AND(MODE(3)='0')THENCOUNT:=COUNT;ELSIF(MODE(2)='0')AND(MODE(3)='1')THENIFCOUNT15THENCOUNT:=COUNT+1;ELSECOUNT:=(OTHERS='0');ENDIF;ELSIF(MODE(2)='1')AND(MODE(3)='0')THENIFCOUNT0THENCOUNT:=COUNT-1;ELSECOUNT:=1111;ENDIF;

EDA試驗,VHDL代碼,全部經(jīng)過硬件下載測試,使用EPM7128SLC84(最大資源128macrocells)。可供參考。

ELSIF(MODE(2)='1')AND(MODE(3)='1')THENNULL;ENDIF;ENDIF;ENDIF;--顯示模式IF(MODE(2)='1')AND(MODE(3)='1')THENDOUT(0TO6)=0000001;ELSECASECOUNTISWHEN0000WHEN0001WHEN0010WHEN0011WHEN0100WHEN0101WHEN0110WHEN0111WHEN1000WHEN1001WHEN1010WHEN1011WHEN1100WHEN1101WHEN1110WHEN1111ENDCASE;ENDIF;ENDIF;

ENDPROCESS;

ENDARCHITECTUREone;

=DOUT(0TO6)=1111110;=DOUT(0TO6)=0110000;=DOUT(0TO6)=1101101;=DOUT(0TO6)=1111001;=DOUT(0TO6)=0110011;=DOUT(0TO6)=1011011;=DOUT(0TO6)=1011111;=DOUT(0TO6)=11100