功率MOSFET結(jié)構(gòu)分析開關(guān)功率MOSFET運用超大規(guī)模集成電路技術(shù)，雖然器件的電壓、電流等級和超大規(guī)模集成電路明顯不同。MOSFET從70年代的FET發(fā)展而來，如圖1所示。S圖一、MOSFET1、結(jié)構(gòu)圖2、轉(zhuǎn)移特性3、器件符號圖二、N溝道DMOS功率MOSFET然而當擊穿電壓大于200V時，在通態(tài)電阻上的壓降變得比一樣盡寸、電壓等級的三極管要高。為了克服這一弱點，產(chǎn)生了一種新的結(jié)構(gòu)和工藝技術(shù)，如:DMOS，提高電壓、電流的額定值。如圖二所示，有如下幾個重要特點：1、源極和漏極是不對稱的；2、存在一個長的垂直低摻雜區(qū)域以使器件能有較高的擊穿電壓；3、源極覆蓋P型體區(qū)用來短路源極和P區(qū)

形成的PN結(jié)，保證寄生的三極管處于截止狀態(tài)；4溝道區(qū)域已被分級摻雜。5、電流由沿器圖三、功率MOSFET的寄生元件圖三是功率MOSFET的寄生元件圖示,寄生三極管使器件對dv/dt敏感以至誤導通并使器件擊穿損壞。CGS是柵極與源極、溝道交疊形成和施加的電壓無關(guān)。CGD由兩部份組成，一是柵極和硅交疊形成，二是柵極下的耗盡區(qū)形成。CGD是電壓的非線性數(shù)，CDS和管內(nèi)二極管有關(guān)。圖四是IR公司功率MOSFET的實際結(jié)構(gòu)圖。

從以上結(jié)構(gòu)分析可以看出：VDMOST是多單元垂直通導并聯(lián)結(jié)構(gòu)，芯片單位面積的實際電流通導面積大幅增加，有效地解決了大電流和芯片面積矛盾的問題。同時由于并聯(lián)結(jié)構(gòu)使導通電阻大幅減少。隨著集成電路技術(shù)的發(fā)展VDMOST的制造技術(shù)也日新月異。器件更新速度加快?？偟膩碇v：集成度越來越高，每代之間的密度以10倍以上的速度增加，每一單元的導通電阻增大，由于并聯(lián)個數(shù)增加，總的導通電阻減少，但熱阻增加；同時由于面積減少，導通電荷量減少，開關(guān)速度可以提高，驅(qū)動功耗減少等。因此不同代的產(chǎn)品不能簡單代換，需區(qū)別不同情況對待。下施加的施加的邊沿信號漏、源允許的最大電壓上升速率為dv/dt容限，如果這個速率被超過，則柵、源之間的電壓超過VG(TH)使器件導通狀態(tài)，在一定的條件下使器件損壞。有兩種途徑能使上述情況發(fā)生。1、通過CGD、RG感應(yīng)，使器件導通。VGS=I1RG=RG*CGD*dv/dtdv/dt=Vth/RG*CGD2、通過寄生三極管、CDS、RB感應(yīng)，當VBE大于0。7V時，三極管導通。dv/dt=VBE/RB*CDB

如果漏極電壓超過VCEO，則器件發(fā)生雪崩擊穿，進而使器件損壞。Crain " DrainComparedtoanexistingirenchprocess(a),therefurbishedDenseTrenchprocess(b)hastwicethenumbero(channels.Thistranslatesintosubstantiallylowerspecificresistanceforlow-voltagepowerMOSFETs.Also,thestripegeometryensuresopiimaltinningoftheepitaxialareaforlowerresistance.Thespecificresistang(ora30-