沈陽航空航天大學(xué)課程設(shè)計報告-目錄TOC\o"1-3"\h\u第1章總體設(shè)計方案 11.1設(shè)計原理 11.2設(shè)計思路 21.3設(shè)計環(huán)境 4第2章詳細設(shè)計方案 52.1頂層方案圖的設(shè)計與實現(xiàn) 52.1.1創(chuàng)建頂層圖形設(shè)計文件 52.1.2器件的選擇與引腳鎖定 62.1.3編譯、綜合、適配 72.2功能模塊的設(shè)計與實現(xiàn) 72.2.1取補模塊的設(shè)計與實現(xiàn) 72.2.2選擇器模塊的設(shè)計與實現(xiàn) 102.2.3乘數(shù)補碼移位寄存器模塊的設(shè)計與實現(xiàn) 132.2.4部分積移位寄存器模塊的設(shè)計與實現(xiàn) 152.2.5加法器模塊的設(shè)計與實現(xiàn) 172.3仿真調(diào)試 17第3章編程下載與硬件測試 203.1編程下載 203.2硬件測試及結(jié)果分析 20參考文獻 22附錄（電路原理圖） 23沈陽航空航天大學(xué)課程設(shè)計報告第1章總體設(shè)計方案1.1設(shè)計原理海明校驗碼是由理查得·海明（RichardHanmming）于1950年提出的，它不僅具有檢測錯誤的能力，同時還具有給出錯誤所在的準確位置的能力，這在通信領(lǐng)域有著很廣泛的應(yīng)用。海明校驗碼是在數(shù)據(jù)中加入幾個校驗位，并把數(shù)據(jù)的每一個二進制位分配在幾個奇偶校驗組中。當某一位出錯后，就會引起有關(guān)的幾個校驗組的值發(fā)生變化，這不但可以發(fā)現(xiàn)出錯，還能指出是哪一位出錯，為自動糾錯提供了證據(jù)。海明碼能檢測出2位錯誤，并能糾正1位錯誤。（1）數(shù)據(jù)位和校驗位的關(guān)系假設(shè)校驗位的個數(shù)為r，則它能表示2r個信息，用其中的一個信息指出“沒有錯誤”，其余的2r-1個信息指出錯誤發(fā)生在哪一位。然而錯誤也可能發(fā)生在校驗位，因此只有k=2r-1-r個信息能用于糾正被傳送數(shù)據(jù)的位數(shù)，也就是說要滿足關(guān)系：2r>=k+r+1

(發(fā)現(xiàn)一位錯)

2r-1>=k+r(發(fā)現(xiàn)與自動校正一位錯，并發(fā)現(xiàn)兩位錯）數(shù)據(jù)位與校驗位的對應(yīng)關(guān)系K值最小的r值1~45~1112~2627~5758~12045678（2）海明碼的編碼規(guī)律若海明碼的最高位號為m，最低位號為1，即HmHm-1…H2H1，則海明碼的編碼規(guī)律通常是：

a.校驗位與數(shù)據(jù)位之和為m，每個校驗位Pi在海明碼中被分在

2i-1的位置，其余各位為數(shù)據(jù)位，并按從低向高逐位依次排列的關(guān)系分配各數(shù)據(jù)位。

b.海明碼的每一位Hi（包含數(shù)據(jù)位和校驗位本身）由多個校驗位校驗，其關(guān)系是被校驗的每一位位號要等于校驗它的各校驗位的位號之和。這樣安排的目的，是希望校驗的結(jié)果能正確反映出出錯位的位號。1.2設(shè)計思路（一）海明碼的生成：因為要求的是8位的二進制數(shù)據(jù)，所以此處的k為8，按照數(shù)據(jù)位和校驗位的對應(yīng)關(guān)系，r應(yīng)為5，由于總校驗位只是檢測兩位出錯還是一位出錯，因此設(shè)計時不必考慮它的值，設(shè)r為4，故海明碼的總位數(shù)為12，可表示為：H12——H1，4個校驗位P4～P1對應(yīng)的海明碼位號分別為：H8/H4/H2/H1，則有如下排列關(guān)系：D8D7D6D5P4D4D3D2P3D1P2P1按照海明碼的原理得出如下的表格：海明碼位號數(shù)據(jù)位/校驗位參與校驗的校驗位位號被校驗位的海明碼位號=校驗位位號之和H1P111=1H2P222=2H3D11,23=1+2H4P344=4H5D21,45=1+4H6D32,46=2+4H7D41,2,47=1+2+4H8P488=8H9D51,89=1+8H10D62,810=2+8H11D71,2,811=1+2+8H12D84,812=4+8P1=D1⊕D2⊕D4⊕D5⊕D7P2=D1⊕D3⊕D4⊕D6⊕D7P3=D2⊕D3⊕D4⊕D8P4=D5⊕D6⊕D7⊕D8（二）海明碼的校驗：海明碼校驗函數(shù)（S函數(shù)）及校驗過程

<偶校驗>

S1=P1⊕D1⊕D2⊕D4⊕D5⊕D7S2=P2⊕D1⊕D3⊕D4⊕D6⊕D7S3=P3⊕D2⊕D3⊕D4⊕D8S4=P4⊕D5⊕D6⊕D7⊕D8課程設(shè)計的要求為：采用自上而下的設(shè)計方法，頂層設(shè)計使用原理圖設(shè)計輸入方式；底層設(shè)計輸入方式自行選定；課程設(shè)計的電路主要應(yīng)包括：寄存器·P函數(shù)發(fā)生器和門電路等。其中控制信號可選用外部開關(guān)或VHDL語言以控制器方式實現(xiàn)，其他部分可以調(diào)用系統(tǒng)資源庫中的器件；數(shù)據(jù)位數(shù)由指導(dǎo)老師指定；對設(shè)計電路進行仿真并驗證其正確性，仿真數(shù)據(jù)由指導(dǎo)老師給出；實現(xiàn)編程下載和硬件測試；獨立設(shè)計·調(diào)試·仿真·下載和硬件測試并通過指導(dǎo)老師現(xiàn)場驗收；撰寫課程實驗報告。課程設(shè)計的思路為：海明碼的生成有著規(guī)律，通過其規(guī)律找出相同點1.3設(shè)計環(huán)境（1）硬件環(huán)境?偉福COP2000型計算機組成原理實驗儀COP2000計算機組成原理實驗系統(tǒng)由………?COP2000集成調(diào)試軟件COP2000集成開發(fā)環(huán)境是為………….（2）EDA環(huán)境?Xilinxfoundationf3.1設(shè)計軟件圖1.1Xilinxfoundationf3.1設(shè)計平臺Xilinxfoundationf3.1是Xilinx公司主要的可編程器件開發(fā)工具，它可用來開發(fā)Ｘｉｌｉｎｘ公司的Ｓｐａｒ-ｔａｎ?Ｖｉｒｔｅｘ?ＸＣ３０００?ＸＣ４０００?ＸＣ５２００系列的ＦＰＧＡ芯片和ＸＣ９５００系列的ＣＰＬＤ芯片。該平臺功能強大，主要用于百萬邏輯門級的設(shè)計和１Ｇｂ／ｓ的高速通信內(nèi)核的設(shè)計。利用該系統(tǒng)可完成從設(shè)計構(gòu)想到比特流下載的全部過程。該平臺以工程管理器為主界面，同時集成了Ｘｉｌｉｎｘ公司以及其他公司的一些優(yōu)秀軟件。第2章詳細設(shè)計方案2.1頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖是………….2.1.1創(chuàng)建頂層圖形設(shè)計文件頂層圖形文件的設(shè)計實體……………….頂層圖形文件結(jié)構(gòu)如圖2.1所示：圖2.1頂層圖形文件結(jié)構(gòu)圖2.1.2器件的選擇與引腳鎖定（1）器件的選擇由于硬件……………（2）引腳鎖定把頂層圖形文件中的………………對應(yīng)關(guān)系如表2.1所示：圖形文件中的輸入/輸出信號XCV200芯片引腳信號GRDP50ZCLOCKP213FJWP47CLRP49VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表2.1信號和芯片引腳對應(yīng)關(guān)系2.1.3編譯、綜合、適配利用Xilinxfoundationf3.1的原理圖編輯器…………2.2功能模塊的設(shè)計與實現(xiàn)功能模塊主要…………..2.2.1取補模塊的設(shè)計與實現(xiàn)進行求補的方法………….電路模塊設(shè)計原理圖。求乘數(shù)補碼電路原理結(jié)構(gòu)如圖2.2所示，實際電路如圖2.3所示。圖2.2電路模塊邏輯框圖圖2.3實際取補電路（2）創(chuàng)建元件圖形符號其元件圖形符號如圖2.4所示：圖2.4求乘數(shù)補碼電路模塊元件圖形符號（3）功能仿真對創(chuàng)建的取補模塊進行功能仿真，驗證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實現(xiàn)。仿真結(jié)果如圖2.5所示：圖2.5取補模塊仿真結(jié)果2.2.2選擇器模塊的設(shè)計與實現(xiàn)選擇器主要由一個D2-4E芯片和邏輯門電路控制選擇輸出。輸入端輸入的值分別為，以及“00000000”（八個輸入端為一組）。D2-4E芯片的和端的“0”和“1”控制，，，當為01時，輸出為高電平，即為輸出值為1，通過邏輯門電路實現(xiàn)輸出為的值；當為10時，輸出為為高電平，即為輸出值為1，通過邏輯門電路實現(xiàn)輸出為的值；當為00時，輸出為為高電平，即為輸出值為1，同時當為11時，輸出為為高電平，即為輸出值為1，由于此時和輸出值為相同，故此兩條數(shù)據(jù)線通過一個或門輸出一條數(shù)據(jù)線，此時輸出值為“00000000”。正好實現(xiàn)三輸入一輸出的選擇器模塊。（1）創(chuàng)建選擇器設(shè)計原理圖。三輸入一輸出選擇器原理結(jié)構(gòu)如圖2.6所示：圖2.6選擇器原理框圖（2）創(chuàng)建元件圖形符號其元件圖形符號如圖2.7所示：圖2.7選擇器元件圖形符號（3）功能仿真對創(chuàng)建的三輸入一輸出器模塊進行功能仿真，驗證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實現(xiàn)。仿真結(jié)果如圖2.8所示：圖2.8選擇模塊仿真結(jié)果圖2.2.3移位寄存器模塊的設(shè)計與實現(xiàn)乘數(shù)補碼移位寄存器模塊由八個二選一選擇器（MUXCY），9個寄存器（FD）組成，端輸入的是1個低電平信號其余都為高電平信號。MUXCY選擇器由控制信號端，輸入端和，以及輸出端組成，當端為低電平信號時，選擇輸出值，當端為高電平信號時，選擇輸出值。每次的輸出信號寄存到FD中，MUXCY輸出端連接下一位的寄存器，這樣就實現(xiàn)了移位寄存的功能。移位的和兩個輸出端恰好為和的兩個值，和的兩個值要分別接到選擇器的和端。（1）移位寄存器模塊設(shè)計原理圖。乘數(shù)補碼移位寄存器原理結(jié)構(gòu)如圖2.9所示：圖2.9乘數(shù)補碼移位寄存器原理結(jié)構(gòu)圖（2）創(chuàng)建元件圖形符號其元件圖形符號如圖2.10所示：圖2.10乘數(shù)補碼移位寄存器電路模塊元件圖形符號（3）功能仿真對創(chuàng)建的乘數(shù)補碼移位寄存器模塊進行功能仿真，驗證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實現(xiàn)。仿真結(jié)果如圖2.11所示：圖2.11乘數(shù)補碼移位寄存器模塊仿真結(jié)果2.2.4部分積移位寄存器模塊的設(shè)計與實現(xiàn)部分積移位寄存器模塊是由一個8位寄存器（FD8CE）和四個邏輯門電路組成，實現(xiàn)部分積移位寄存功能。由于部分積的初始值為“00000000”，這樣就要求FD8CE寄存器的初始值為“00000000”，只需要給清零端一個高電平的信號即可實現(xiàn)。進行部分積移位時，要求移位過程中保證符號位相同，這樣就需要把第一位符號位復(fù)制為兩個數(shù)，而其余的6位相繼向下串一位，這樣就實現(xiàn)了移位功能，同時還保證的符號位相同。（1）部分積移位寄存器設(shè)計原理圖。部分積移位寄存器原理結(jié)構(gòu)如圖2.12所示：圖2.12部分積移位寄存器原理圖（2）功能仿真對創(chuàng)建的寄存器模塊進行功能仿真，驗證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實現(xiàn)。仿真結(jié)果如圖2.13所示：圖2.13部分積移位寄存器仿真結(jié)果2.2.5加法器模塊的設(shè)計與實現(xiàn)加法器模塊是在系統(tǒng)提供的八位加法器（ADD8）的基礎(chǔ)上，根據(jù)實際情況改造而來。由于系統(tǒng)ADD8的輸入輸出的高低位與前幾個模塊的正好相反，所以為了實現(xiàn)功能對ADD8進行了改裝。改裝后內(nèi)部結(jié)構(gòu)如圖2.14所示。圖2.14改裝后加法器內(nèi)部結(jié)構(gòu)圖2.3仿真調(diào)試仿真調(diào)試主要驗證設(shè)計電路邏輯功能、時序的正確性，本設(shè)計中主要采用功能仿真方法對設(shè)計的電路進行仿真。通過多組數(shù)據(jù)進行仿真測試，分別對兩個正數(shù)相乘，一個正數(shù)與一個負數(shù)相乘，兩個負數(shù)相乘結(jié)果進行檢驗。（1）建立仿真波形文件及仿真信號選擇功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè)置參數(shù)，選定的仿真信號和設(shè)置的參數(shù)如表2.3所示。輸入信號輸出信號S1—S7Y1—Y7CLRCLOCKFJWI0—I7,I13-I8011101100001001000000001010101000000011,101100111101100001001000000001010101011111100,010100111101110001001000000001010101000000011,101100表2.3仿真信號相關(guān)參數(shù)表（2）功能仿真結(jié)果與分析仿真結(jié)果分別如圖2.15、、所示。圖2.15功能仿真波形結(jié)果由表2.3和圖2.15所示信息對比可知，多組仿真都完全正確，說明本設(shè)計能實現(xiàn)補碼一位乘法計算功能。第3章編程下載與硬件測試3.1編程下載利用COP2000仿真軟件的編程下載功能，將得到.bit文件下載到XCV200實驗板的XCV200可編程邏輯芯片中。3.2硬件測試及結(jié)果分析利用XCV200實驗板進行硬件功能測試?！?的輸入數(shù)據(jù)通過XCV200實驗板的輸入開關(guān)實現(xiàn)，輸出數(shù)據(jù)通過XCV200實驗板的LED指示燈實現(xiàn)，其對應(yīng)關(guān)系如表3.1所示。XCV200芯片引腳信號XCV200實驗板P95K0：6P96K0：5P97K0：4P100K0：3P101K0：2P102K0：1P103K0：0P80K1：6P81K1：5P82K1：4P84K1：3P85K1：2P86K1：1P87K1：0P63K2：7P73K2：0P72K2：1P71K2：2P70K2：3P66K2：4P65K2：5P64K2：6P213P213P48K3：1P49K3：2P47K3：3表3.1XCV200實驗板信號對應(yīng)關(guān)系參考文獻[1]曹昕燕.EDA技術(shù)實驗與課程設(shè)計［M］.北京：清華大學(xué)出版社，2006[2]范延濱.微型計算機系統(tǒng)原理、接口與EDA設(shè)計技術(shù)[M].北京：北京郵電大學(xué)出版社，2006[3]王愛英.計算機組成與結(jié)構(gòu)(第三版)[M].北京：清華大學(xué)出版社，2006[4]白中英.計算機組成原理（第四版）[M].北京：科學(xué)出版社，2009