硬件電路設計及平臺介紹演示文稿當前第1頁\共有77頁\編于星期日\10點硬件電路設計及平臺介紹當前第2頁\共有77頁\編于星期日\10點3主要內(nèi)容：FPGA技術概述；主流FPGA器件介紹；VIRTEX-5FPGA電路設計；V4LX160FPGA平臺介紹；當前第3頁\共有77頁\編于星期日\10點第一章FPGA技術概述當前第4頁\共有77頁\編于星期日\10點5第1章主要內(nèi)容可編程邏輯器件發(fā)展歷程FPGA的結構FPGA的主要特點FPGA的發(fā)展趨勢當前第5頁\共有77頁\編于星期日\10點6可編程邏輯器件發(fā)展歷程PROM可編程只讀存儲器，只能存儲少量數(shù)據(jù)，完成簡單邏輯功能。EPROM/EEPROM紫外線可擦除只讀存儲器和電可擦除只讀存儲器。PAL/GAL可編程陣列邏輯和通用陣列邏輯，能完成中大規(guī)模的數(shù)字邏輯功能。FPGA/CPLD現(xiàn)場可編程門陣列和復雜可編程邏輯器件，完成超大規(guī)模的復雜組合邏輯與設計邏輯。當前第6頁\共有77頁\編于星期日\10點7FPGA的結構FPGA一般由以下幾個基本部分構成：可編程邏輯功能模塊（ConfigurableLogicBlock，CLB）可編程輸入輸出模塊（Input/OutputBlocks，IOB）可編程內(nèi)部互連資源（ProgrammableInterconnection，PI）現(xiàn)代平臺級FPGA還會包括以下可選資源：存儲器資源（BlockRAM）數(shù)字時鐘管理單元（分頻、倍頻、數(shù)字延遲）I/O多電平標準兼容（SelectI/O）算術運算單元（乘法器、加法器）特殊功能模塊微處理器模塊（PowerPC、ARM）當前第7頁\共有77頁\編于星期日\10點8現(xiàn)代FPGA的主要特點規(guī)模越來越大，達到上千萬門級的規(guī)模，更適于實現(xiàn)片上系統(tǒng)（SoC）。開發(fā)過程投資小。FPGA設計靈活，發(fā)現(xiàn)錯誤時可直接更改設計，減少了投片風險，節(jié)省了許多潛在的花費。FPGA除能完成復雜系統(tǒng)功能外，也可以實現(xiàn)ASIC設計的功能樣機。FPGA一般可以反復地編程、擦除。在不改變外圍電路的情況下，設計不同片內(nèi)邏輯就能實現(xiàn)不同的電路功能。保密性好。在某些場合下，根據(jù)要求選用防止反向技術的FPGA，能很好的保護系統(tǒng)的安全性和設計者的知識產(chǎn)權。當前第8頁\共有77頁\編于星期日\10點9以ARM、PowerPC、Nios和MicroBlaze為代表的RISC處理器軟硬IP核、各種軟硬IP核極大的加強了系統(tǒng)功能，可以實現(xiàn)真正的可編程片上系統(tǒng)。FPGA開發(fā)工具智能化程度高，功能強大。應用各種工具可以完成從輸入、綜合、實現(xiàn)到配置芯片等一系列功能。還有許多工具可以完成對設計的仿真、優(yōu)化、約束、在線調試等功能。這些工具易學易用，可以使設計人員更能集中精力進行電路設計。當前第9頁\共有77頁\編于星期日\10點10FPGA的發(fā)展趨勢向更高密度、更大容量的系統(tǒng)級方向發(fā)展。向低成本、低電壓、低功耗、微封裝和環(huán)保型發(fā)展。IP資源復用理念得到普遍認同并成為主要設計方式。MCU、DSP和MPU等嵌入式處理器IP將成為FPGA應用的核心。當前第10頁\共有77頁\編于星期日\10點第二章主流FPGA器件介紹當前第11頁\共有77頁\編于星期日\10點12第2章主要內(nèi)容各廠商FPGA系列介紹AlteraFPGA主流器件介紹XilinxFPGA主流器件介紹當前第12頁\共有77頁\編于星期日\10點13FPGA廠商ALTERA——基于RAM工藝的通用FPGAXILINX——基于RAM工藝的通用FPGAACTEL——基于反熔絲工藝和FLASH工藝非易失性的FPGALATTICE——具有混合工藝的特色FPGA當前第13頁\共有77頁\編于星期日\10點14ALTERA公司FPGA系列Cyclone——低成本FPGA系列，針對成本敏感的應用

－Cyclone 130nm工藝

－CycloneII 90nm工藝

－CycloneIII 65nm工藝ArriaGX——帶有收發(fā)器的中低成本FPGA系列，針對PCIE、千兆

以太網(wǎng)和SerialRapidIO

Stratix——高端FPGA系列，針對高密度高性能應用

－Stratix 130nm工藝

－StratixII/GX 90nm工藝

－StratixIIIL/E 65nm工藝

－StratixIVE/GT/GX 40nm工藝當前第14頁\共有77頁\編于星期日\10點15Xilinx公司FPGA系列Spartan——低成本FPGA系列，針對成本敏感的應用

－SpartanIIE/II/XL 130nm工藝

－Spartan3/3E/3A/3AN/3ADSP 90nm工藝

－Spartan6LX/LXT 45nm工藝

Virtex——高端FPGA系列，針對高密度高性能應用

－VirtexII/IIPro 130nm工藝

－Virtex4LX/SX/FX 90nm工藝

－Virtex5LX/LXT/SXT/FXT/TXT 65nm工藝

－Virtex6LXT/SXT/HXT 40nm工藝當前第15頁\共有77頁\編于星期日\10點16ACTEL公司FPGA系列ProASIC3——最低成本、低功耗、可重編程非易失FPGA系列

－ProASIC3/E

低功耗、低成本FPGA

－ProASIC3nano 具有增強I/O功能的最低成本的FPGA

－ProASIC3L6 低功耗、高性能和低成本平衡的FPGA

IGLOO——低功耗、小面積、低成本、可重編程FlashFPGA

－IGLOO/e 功耗超低的可編程FPGA

－IGLOOnano 業(yè)界功耗最低、尺寸最小的FPGA

－IGLOOPLUS 具有增強I/O功能的低功耗FPGAFusion——將可配置模擬部件、大容量Flash、時鐘電路，以及基

于Flash的高性能可編程邏輯集成在單片器件中

當前第16頁\共有77頁\編于星期日\10點17Lattice公司FPGA系列LatticeSC——高性能FPGA系列

－LatticeSC

業(yè)界最快的FPGA結構，采納了系統(tǒng)級特性。

LatticeXP——非易失的FlashFPGA系列

－LatticeXP2 90nm閃存片上存儲器，瞬時上電、小的芯片面積、

串行TAG存儲器、設計安全性等。支持現(xiàn)場升級 (LiveUpdates)、128位的AES加密以及雙引導技術。

LatticeECP——低成本結構和一些先進特性的FPGA系列

－LatticeECP3 業(yè)界擁有SERDES功能的FPGA器件中，具有最低的功

耗和價格

當前第17頁\共有77頁\編于星期日\10點18第2章主要內(nèi)容FPGA生產(chǎn)廠商介紹AlteraFPGA主流器件介紹XilinxFPGA主流器件介紹當前第18頁\共有77頁\編于星期日\10點19主流低端器件CycloneIII——65nm低成本FPGA系列

特性總結當前第19頁\共有77頁\編于星期日\10點20當前第20頁\共有77頁\編于星期日\10點21主流高端器件StratixIV——40nm高性能、高端FPGAStratixIVE 非收發(fā)器應用的通用FPGA特性總結

1、ALM:GT和GX型號有530K等價LE，E型號有680K等價LE;分段式的8輸入LUT。2、可編程功耗技術:每一個可編程LAB、DSP模塊和存儲器模塊都可工作在高

速模式和低功耗模式3、外部存儲器接口:支持DDR3、DDR2、QDRII、QDR、RLDRAM和RLDRAM等外

部DRAM和SRAM接口，速度可到533M/Hz4、DSP模塊:具有1360個18位x18位乘法器，可靈活配置為多種模式。5、高速IO支持:支持可編程擺率、驅動能力、輸出延時和OCT等功能，經(jīng)過

優(yōu)化后的LVDSIO性能在150M~1.6G之間6、時鐘管理:12個PLL，速度在5~720MHz之間。還有16個全局時鐘、88個象

限時鐘及132個外圍時鐘。

當前第21頁\共有77頁\編于星期日\10點22當前第22頁\共有77頁\編于星期日\10點23StratixIVGX 優(yōu)異的帶寬性能和信號完整性特性總結

當前第23頁\共有77頁\編于星期日\10點24StratixIVGT 帶有11.3-Gbps收發(fā)器特性總結

當前第24頁\共有77頁\編于星期日\10點25主流高端器件StratixIII——65nm高性能、高端FPGAStratixIII-L 邏輯、存儲器和DSP資源平衡StratixIII-E 增強了存儲器和DSP資源

當前第25頁\共有77頁\編于星期日\10點26第2章主要內(nèi)容FPGA生產(chǎn)廠商介紹AlteraFPGA主流器件介紹XilinxFPGA主流器件介紹當前第26頁\共有77頁\編于星期日\10點27主流低端器件Spartan3——90nm低成本FPGA系列Spartan3 密度優(yōu)化的，適用于數(shù)據(jù)綜合處理Spartan3E 邏輯優(yōu)化的，適用于邏輯集成和嵌入式控制Spartan3A IO優(yōu)化的，適用于多IO應用，如橋接，存儲器接口Spartan3AN 非易失的，適用于空間受限的設計Spartan3ADSP DSP應用優(yōu)化，適用于DSP相關應用當前第27頁\共有77頁\編于星期日\10點28Spartan3 特性:1、DCM頻率5M~300M，DDR/DDR2最高到400M,IO最大24mA驅動電流 2、支持19種IO標準和多種電平標準當前第28頁\共有77頁\編于星期日\10點29Spartan3E資源

增強特性—邏輯密度高。支持多種配置方式（SPI,BPI等）當前第29頁\共有77頁\編于星期日\10點30Spartan3A:適用于多IO的低成本應用

增強特性1—有suspend模式，可降低系統(tǒng)功耗

增強特性2—增強的DDR支持，IO密度高當前第30頁\共有77頁\編于星期日\10點31Spartan3AN:整合了非易失MEMORY

增強特性1—內(nèi)嵌11M的非易失MEMORY，節(jié)省外部空間，易用，簡化設計

增強特性2—代碼更安全當前第31頁\共有77頁\編于星期日\10點32Spartan3ADSP:內(nèi)嵌高性能DSP模塊

增強特性1—內(nèi)嵌基于Virtex4的DSP48A模塊，獨立布線，250M處理能力

增強特性2—增強了BLOCKRAM，工作頻率250M當前第32頁\共有77頁\編于星期日\10點33主流低端器件Spartan6——45nm低成本、低功耗FPGA系列Spartan-6LX 具有邏輯優(yōu)化的Spartan-6LXT 具有高速串行數(shù)據(jù)連接當前第33頁\共有77頁\編于星期日\10點34Spartan-6LX的基本特性

1、基于雙寄存器、6輸入查找表的slice2、IO支持1.2V~3.3V的多種電平和多種接口標準；每對差分IO傳輸速度1Gb/s；支持DDR、DDR2、DDR3和RLDDR，最高支持速率800Mb/s；支持PCI-33MHz。3、增強的DSP處理模塊-DSP48A14、增強的時鐘管理模塊(CMT)，一個CMT由2個DCM和1個PLL組成。5、支持多種配置模式，包括低成本的SPI模式和NORFLASH模式。6、增強的設計安全保護，使用了DNA身份驗證方式和AES流加密方式7、低成本的增強型的軟處理器MicroBlaze。當前第34頁\共有77頁\編于星期日\10點35Spartan-6LXT的附加特性

1、集成了高速GTP串行收發(fā)器，最高速率為3.125Gb/s,接口類型包括SATA，PCI-E，1G以太網(wǎng)，DisplayPort，OBSAI,CPRI,EPON等。2、為PCIExpress設計集成了Endpointblock。當前第35頁\共有77頁\編于星期日\10點36主流高端器件Virtex5——65nm高端高性能FPGA系列Virtex-5LX：高性能通用邏輯應用Virtex-5LXT：具有高級串行連接功能的高性能邏輯應用Virtex-5SXT：具有高級串行連接功能的高性能信號處理應用Virtex-5FXT：具有高級串行連接功能的高性能嵌入式系統(tǒng)Virtex-5TXT：具有雙密度高級串行連接功能的高性能系統(tǒng)當前第36頁\共有77頁\編于星期日\10點37Virtex-5系列的基本特性

1、真6輸入查找表(LUT)技術，雙5-LUT選項。2、時鐘管理模塊(CMT)——具有零延遲緩沖、頻率綜合和時鐘相移功能的數(shù)字時鐘管理器模塊；具有輸入抖動濾波、零延遲緩沖、頻率綜合和相位匹配時鐘分頻功能的PLL模塊。3、真雙端口RAM模塊——36KbBlockRAM/FIFO4、高級DSP48ESlice5、支持多種配置模式，包括低成本的SPI模式和并行FLASH模式。6、所有器件都有系統(tǒng)監(jiān)視功能（片上/片外熱特性監(jiān)視、片上/片外電源監(jiān)視、通過JTAG端口訪問所有監(jiān)視量）7、LXT、SXT和FXT器件同樣封裝中引腳兼容當前第37頁\共有77頁\編于星期日\10點38Virtex-5LXT、SXT、TXT、FXT的特性

1、PCIExpress集成端點模塊、符合PCIExpress基本規(guī)范1.1。 2、三態(tài)10/100/1000Mb/s以太網(wǎng)MAC，可以將RocketIO收發(fā)器用作 PHY，也可以用多種軟MII（媒體獨立接口）方案將其連接到外部PHYVirtex-5LXT、SXT的特有功能 100Mb/s到3.75Gb/s的RocketIO?GTP收發(fā)器Virtex-5TXT、FXT的特有功能 150Mb/s到6.5Gb/s的RocketIOGTX收發(fā)器Virtex-5FXT的特有功能

包含了PowerPC440微處理器模塊（RISC架構、七級流水線、包括32KB的指令和數(shù)據(jù)緩存）當前第38頁\共有77頁\編于星期日\10點39Virtex-5LX、LXT系列器件

當前第39頁\共有77頁\編于星期日\10點40Virtex-5SXT、TXT、FXT系列器件

Virtex-5Slice的組織方式與前幾代不同。每個Virtex-5Slice包含四個

LUT和四個觸發(fā)器2.每個DSP48ESlice包含一個25x18乘法器、一個加法器和一個累加器。3.BlockRAM的基本容量為36Kb。每個模塊也可用作兩個獨立的18Kb模塊。4.每個時鐘管理模塊(CMT)包含兩個DCM和一個PLL。當前第40頁\共有77頁\編于星期日\10點41主流高端器件Virtex-6——40nm高端高性能FPGA系列

Virtex-6系列FPGA是XILINX公司最新發(fā)布的產(chǎn)品，目前有兩個系列：Virtex-6LXT 具有高級串行連接功能的高性能邏輯應用Virtex-6SXT 具有高級串行連接功能的高性能信號處理應用當前第41頁\共有77頁\編于星期日\10點第三章Virtex5硬件設計當前第42頁\共有77頁\編于星期日\10點43第3章主要內(nèi)容XILINXVirtex-5詳細概述Virtex-5硬件特性硬件電路設計要點當前第43頁\共有77頁\編于星期日\10點44Virtex-5FPGA邏輯邏輯速度更高，比V4高1~2個等級可級聯(lián)的32位變量移位寄存器或64位分布式存儲器功能優(yōu)異的布線架構，增強了對角線方向的布線，連接模塊與模塊之間的中間連線極少多達330,000個邏輯單元當前第44頁\共有77頁\編于星期日\10點45550MHz時鐘多達六個時鐘管理模塊(CMT)

?每個CMT包含兩個DCM和一個PLL-時鐘發(fā)生器總數(shù)多達18個

?靈活的DCM到PLL或PLL到DCM級聯(lián)可實現(xiàn)優(yōu)化低抖動時鐘和精確占空比的差分時鐘樹結構32個全局時鐘網(wǎng)絡，還有局部時鐘、I/O時鐘和本地時鐘550MHzDSP48ESlice25x18補碼乘法運算用于乘法累加(MACC)運算的可選48位累加器，可選擇將累加器級聯(lián)為96位構用于復數(shù)乘法運算或乘加運算的集成加法器。可選按位邏輯運行模式在一個DSP列中完全可級聯(lián)，無需外部布線資源當前第45頁\共有77頁\編于星期日\10點46550MHz集成模塊存儲器?高達16.4Mb的集成模塊存儲器?帶有可選雙18Kb模式的36Kb模塊?真雙端口RAM單元,每端口寬度可達36位,獨立的端口寬度選擇（1位寬到72位寬）?對于簡單雙端口運行(一個讀端口和一個寫端口)，每端口寬度可達72位?支持9、18、36位和72位寬度的存儲器位數(shù)及奇偶校驗/邊帶存儲器?從32Kx1到512x72的配置（8Kx4到512x72用于FIFO運行）?

多速率FIFO支持邏輯,支持同步FIFO?具有完全可編程近滿標志和近空標志的滿標志和空標志?

字節(jié)寫功能?

專用級聯(lián)布線，無需FPGA布線即可形成64Kx1存儲器?滿足高可靠性存儲器要求的集成可選ECC?針對18Kb（及以下）運行的特殊降功耗設計當前第46頁\共有77頁\編于星期日\10點47SelectIO每個banks提供VRN和VRP參考電壓，根據(jù)不同的參考電壓提供不同的IO標準?？梢耘c外部具有不同電壓和閾值的信號直接連接在速度/噪聲性能方面達到優(yōu)化平衡無需在單板上放置接口轉換器件IOB可編程可編程單端或差分(LVDS)運行具有可選單倍數(shù)據(jù)速率(SDR)或雙倍數(shù)據(jù)速率(DDR)寄存器的輸入模塊具有可選SDR或DDR寄存器的輸出模塊雙向模塊逐比特去歪斜電路專用I/O和區(qū)域時鐘資源內(nèi)置數(shù)據(jù)串行器/解串器當前第47頁\共有77頁\編于星期日\10點48支持多種差分信號標準LVDS和擴展LVDS（僅2.5V）BLVDS（總線LVDS）ULVDSHypertransport?差分HSTL1.5V和1.8V（I和II級）差分SSTL1.8V和2.5V（I和II級）RSDS（2.5V點對點）支持多種單端輸入/輸出標準LVTTLLVCMOS（3.3V、2.5V、1.8V、1.5V和1.2V）PCI（33和66MHz）PCI-XGTL和GTLPHSTL1.5V和1.8V（I、II、III和IV級）HSTL1.2V（一級）SSTL1.8V和2.5V（I和II級）當前第48頁\共有77頁\編于星期日\10點49數(shù)字可控阻抗(DCI)DCI即通過特定的參考電壓，在芯片內(nèi)部提供IO管腳的特定匹配電阻DCI使得輸出驅動器可以與板上走線的阻抗相匹配為接收器和發(fā)送器提供端接電阻DCI優(yōu)勢通過消除短線反射來提高信號的完整性通過減少外部電阻的使用來降低布板的復雜度和減少元器件的數(shù)目內(nèi)部的反饋電路可以消除由于溫度電壓和工藝變化帶來的影響當前第49頁\共有77頁\編于星期日\10點50配置支持PlatformFlash配置、SPIFlash配置或標準并行NORFlash配置主串行模式、從SelectMAP模式、主SelectMAP模式、

邊界掃描模式、SPI模式、BPI模式（字節(jié)寬度外設接口標準x8或x16NORFlash）專用的回讀重新配置邏輯，可支持比特流256位AES比特流解密，可保護知識產(chǎn)權并防止復制設計改進的比特流檢錯/糾錯功能自動總線寬度檢測功能從動串行模式支持冷/熱啟動的多比特流管理(MBM)并行菊花鏈配置CRC和ECC支持，可實現(xiàn)最強大、最靈活的器件完整性校驗通過ICAP端口進行部分重配置當前第50頁\共有77頁\編于星期日\10點51RocketIOGTP收發(fā)器8-24個通道RocketIOGTP收發(fā)器，速度:100Mb/s到3.2Gb/s(6.5Gb/s)。完全時鐘和數(shù)據(jù)恢復功能8/16位或10/20位數(shù)據(jù)通路支持集成FIFO/彈性緩沖器通道綁定和時鐘校正支持嵌入式32位CRC生成/檢查集成的間隔符檢測或A1/A2檢測功能可編程預加重（AKA發(fā)射器均衡）可編程發(fā)射器輸出擺幅，可編程接收器均衡，可編程接收器終端嵌入式支持：帶外(OOB)信令：串行ATA；信標、電氣空閑和PCIExpress接收器檢測針對接收器的片上可旁路AC耦合內(nèi)置式PRBS生成器/校驗器當前第51頁\共有77頁\編于星期日\10點52三態(tài)(10/100/1000Mb/s)以太網(wǎng)MAC符合IEEE802.3經(jīng)過UNH一致性測試使用SelectIO技術的MII/GMII接口，或者當與RocketIO收發(fā)器配合使用時的SGMII接口半雙工或全雙工支持巨型幀1000Base-XPCS/PMA：當與RocketIOGTP收發(fā)器配合使用時，可提供完全1000Base-X片上實現(xiàn)對微處理器的DCR總線連接當前第52頁\共有77頁\編于星期日\10點53與PCIExpress兼容的集成端點模塊

與RocketIOGTP收發(fā)器配合使用，在盡量少用FPGA邏輯的情況下提供全面的PCIExpress端點功能。符合PCIExpress基礎規(guī)范1.1PCIExpress端點模塊或傳統(tǒng)PCIExpress端點模塊8倍、4倍、2倍或1倍通道寬度電源管理支持用BlockRAM作緩沖完全緩沖式發(fā)送與接收訪問PCIExpress配置空間和內(nèi)部配置的管理界面全程支持最大有效載荷（128字節(jié)到4096字節(jié)）最多兩條虛擬通道(VC)循環(huán)、加權循環(huán)或嚴格優(yōu)先級VC仲裁最多6x32位或3x64位BAR（或32位和64位組合）當前第53頁\共有77頁\編于星期日\10點54第3章主要內(nèi)容XILINXVirtex-5模塊詳細概述Virtex-5硬件特性硬件電路設計當前第54頁\共有77頁\編于星期日\10點55Virtex-5速度等級速度等級

Virtex-5速度等級分為3個等級，即-1(最慢)、-2和-3(最快)。

不同的速度等級下，IO開關特性(LVTTL、LVCMOS、LVDS、HSTL、SSTL和GTL等)、RAM、MEMORY接口(DDR、DDR2和QDDR等)、乘法器、加法器和網(wǎng)絡接口(SFI、SPI)的速度不同。

當前第55頁\共有77頁\編于星期日\10點56Virtex-5電源特性核心電源

VCCint=1V±10%，靜態(tài)電流大小為0.3A~4.2A(與型號相關)，動態(tài)電流與運行頻率、使用資源等有關，可以使用Xilinx公司提供的仿真工具XilinxPowerEstimator進行評估。輔助電源

VCCaux=2.5V±10%，靜態(tài)電流大小為38mA~350mA(與型號相關)，動態(tài)電流與運行頻率、使用資源有關，可以使用Xilinx公司提供的工具XilinxPowerEstimator進行評估。IOBank電源 VCCO=1.2V~3.3V±10%，靜態(tài)電流大小為1.5mA~12mA(與型號相關),動態(tài)電流與使用的實際情況有關。KEY保持電源

Vbat=1V~3.6V,Imax=150nA。當前第56頁\共有77頁\編于星期日\10點57差分信號標準LVDS和擴展LVDS（僅2.5V）BLVDS（總線LVDS）ULVDSHypertransport?差分HSTL1.5V和1.8V（I和II級）差分SSTL1.8V和2.5V（I和II級）RSDS（2.5V點對點）單端輸入/輸出標準LVTTLLVCMOS（3.3V、2.5V、1.8V、1.5V和1.2V）PCI（33和66MHz）PCI-XGTL和GTLPHSTL1.5V和1.8V（I、II、III和IV級）HSTL1.2V（一級）SSTL1.8V和2.5V（I和II級）Virtex-5IO特性當前第57頁\共有77頁\編于星期日\10點58IO驅動能力LVTTL輸出電流2~24mALVCMOS（3.3V、2.5V）輸出電流2~24mALVCMOS（1.8V、1.5V）輸出電流2~16mALVCMOS（1.2V）

輸出電流2~8mAIOSWITCHSPEED

不同的IO接口標準、IO電壓和IO模式都會有不同的開關速度，詳細數(shù)

據(jù)請參考相關器件的DATASHEETVirtex-5IO特性當前第58頁\共有77頁\編于星期日\10點59第3章主要內(nèi)容XILINXVirtex-5模塊詳細概述Virtex-5硬件特性硬件電路設計當前第59頁\共有77頁\編于星期日\10點60FPGA型號選擇1、根據(jù)所需要的邏輯資源(LE)和時鐘資源(DCM個數(shù))，選擇具有合適大小的LE和合適數(shù)目DCM的FPGA2、根據(jù)需要的IO數(shù)選擇合適的FPGA的封裝形式。3、選擇封裝時考慮一下芯片的面積和布線情況。當前第60頁\共有77頁\編于星期日\10點61選擇FPGA的配置EPROM1、查看數(shù)據(jù)手冊根據(jù)，根據(jù)FPGA的型號選擇合適容量的EPROM。2、根據(jù)需要選擇相應的配置模式。主/從SelectMAP模式：速度很快，連線多，不便于布線主/從串模式：連線少，布線方便，但速度慢SPI模式

：布線較方便，速度一般，成本低。BPI模式：成本低，速度快，連線多，不便于布線。3、

根據(jù)配置模式選擇相應的EPROM的型號。SelectMAP模式和串行模式：使用XILINX公司的PlatformFlashSPI模式

：具有標準SPI接口的Flash。BPI模式：具有標準并行接口的NORFlash。當前第61頁\共有77頁\編于星期日\10點62FPGA的電源系統(tǒng)1、根據(jù)FPGA的型號利用Xilinx提供的工具XPE對我們所試用的情況做評估后，得出下圖所示的表格：當前第62頁\共有77頁\編于星期日\10點63FPGA的電源系統(tǒng)2、根據(jù)需要選擇合適的電源芯片。一般FPGA的電源所需電流比較大，建議采用開關電源芯片。BANK電壓：不同的bank可以使用