基于FPGA的多功能信號(hào)發(fā)生器設(shè)計(jì)

論文答辯指導(dǎo)老師：學(xué)生：學(xué)號(hào)：論文框架1、系統(tǒng)任務(wù)2、課題背景3、方案論證4、信號(hào)發(fā)生器的設(shè)計(jì)過程5、波形仿真6、結(jié)論系統(tǒng)任務(wù)通過運(yùn)用所學(xué)知識(shí)，查閱相關(guān)資料，在老師的細(xì)心指導(dǎo)下，一定能在規(guī)定的時(shí)間內(nèi)完成課題的要求，用VHDL語(yǔ)言結(jié)合原理圖設(shè)計(jì)實(shí)現(xiàn)一個(gè)多功能信號(hào)發(fā)生器。課題背景

隨著電子系統(tǒng)設(shè)計(jì)復(fù)雜程度的不斷增加，僅靠手工進(jìn)行電子系統(tǒng)的設(shè)計(jì)己經(jīng)無(wú)法滿足要求，迫切需要更高級(jí)、更快速和更有效的電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)工具。所謂電子設(shè)計(jì)自動(dòng)化就是指設(shè)計(jì)者可以利用計(jì)算機(jī)以及相關(guān)應(yīng)用軟件完成設(shè)計(jì)工作。改變優(yōu)先考慮具體物理實(shí)現(xiàn)方式的傳統(tǒng)設(shè)計(jì)思路，而將精力集中到設(shè)計(jì)構(gòu)思、方案比較和尋找優(yōu)化設(shè)計(jì)等方面，以最快的速度開發(fā)出性能優(yōu)良、質(zhì)量一流的電子產(chǎn)品。多功能信號(hào)發(fā)生器的應(yīng)用越來越廣，提供各種測(cè)量所需波形信號(hào)的電子儀器，如：方波、正弦波，鋸齒波、三角波等。是一種常用的信號(hào)源，可廣泛應(yīng)用于自動(dòng)控制、科學(xué)試驗(yàn)和電子電路等相關(guān)領(lǐng)域。方案論證方案一：采用震蕩器頻率合成方案。具體方案如下：首先通過頻率合成技術(shù)產(chǎn)生所需要頻率的方波，通過積分電路就可以得到同頻率的三角波，再經(jīng)過濾波器就可以得到正弦波。其優(yōu)點(diǎn)是工作頻率可望做得很高，也可以達(dá)到很高的頻率分辨率；缺點(diǎn)是使用的濾波器要求通帶可變，實(shí)現(xiàn)很難，高低頻率比不可能做得很高。方案二：采用VHDL語(yǔ)言來編程，然后下載文件到FPGA來實(shí)現(xiàn)。VHDL語(yǔ)言是電子設(shè)計(jì)領(lǐng)域的主流硬件描述語(yǔ)言,具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大降低了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性,要比模擬電路快得多。選擇方案綜合以上原因，從實(shí)現(xiàn)難易，誤差大小以及最終結(jié)果等各方面考慮，選擇方案二。根據(jù)方案二中多功能信號(hào)發(fā)生器的設(shè)計(jì)原理，本次方案運(yùn)用VHDL編程實(shí)現(xiàn)多波形數(shù)字輸出，然后再通過DAC0832實(shí)現(xiàn)數(shù)模轉(zhuǎn)換，通過示波器觀察到模擬波形輸出，完成實(shí)驗(yàn)。由于程序各個(gè)模塊獨(dú)立，思路清晰，比較簡(jiǎn)單，容易及時(shí)修改，驗(yàn)證和仿真；簡(jiǎn)單易行。實(shí)現(xiàn)了多功能信號(hào)發(fā)生器各個(gè)波形的成功輸出。信號(hào)發(fā)生器的設(shè)計(jì)過程設(shè)計(jì)規(guī)劃根據(jù)設(shè)計(jì)思路，信號(hào)發(fā)生器的結(jié)構(gòu)框圖如圖所示。它由信號(hào)產(chǎn)生，信號(hào)控制，D/A轉(zhuǎn)換三部分組成。信號(hào)產(chǎn)生信號(hào)控制D/A轉(zhuǎn)換器時(shí)鐘信號(hào)輸出信號(hào)選擇信號(hào)遞增鋸齒波模塊

其生成的元器件如圖遞減鋸齒波模塊其生成的元器件如圖三角波模塊其生成的元器件如圖階梯波模塊其生成的元器件如圖方波模塊其生成的元器件如圖數(shù)據(jù)選擇器模塊其生成的元器件如圖總原理圖波形仿真圖遞增鋸齒波的實(shí)現(xiàn)輸入的選擇信號(hào)等于1時(shí)，信號(hào)發(fā)生器頂層電路的仿真波形如圖所示，此時(shí)輸出波形是遞增鋸齒波。從圖中可以看出，輸出波形線性遞增。遞減鋸齒波的實(shí)現(xiàn)輸入的選擇信號(hào)等于2時(shí)，信號(hào)發(fā)生器頂層電路的仿真波形如圖所示，此時(shí)輸出波形是遞減鋸齒波。從圖中可以看出，輸出波形線性遞減。三角波的實(shí)現(xiàn)輸入的選擇信號(hào)等于3時(shí)，信號(hào)發(fā)生器頂層電路的仿真波形如圖所示，此時(shí)輸出波形是三角波。階梯波的實(shí)現(xiàn)輸入的選擇信號(hào)等于4時(shí)，信號(hào)發(fā)生器頂層電路的仿真波形如圖所示，此時(shí)輸出波形是階梯波。方波的實(shí)現(xiàn)輸入的選擇信號(hào)等于5時(shí)，信號(hào)發(fā)生器頂層電路的仿真波形如圖所示，此時(shí)輸出的波形是方波。輸出的數(shù)字信號(hào)為周期性的全0或全1。結(jié)論

EDA技術(shù)是電子設(shè)計(jì)的發(fā)展趨勢(shì)，利用EDA工具可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)計(jì)中的大部分工作EDA工具從數(shù)字系統(tǒng)設(shè)計(jì)的單一領(lǐng)域，發(fā)展到今天，應(yīng)用范圍己涉及模擬、微波等多個(gè)領(lǐng)域，可以實(shí)現(xiàn)各個(gè)領(lǐng)域電子系統(tǒng)設(shè)計(jì)的測(cè)試、設(shè)計(jì)仿真和布局布線等。通過使用quartusⅡ這個(gè)完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)環(huán)境，利用VHDL語(yǔ)言設(shè)計(jì)的多功能信號(hào)發(fā)生器，較成功的完成了預(yù)期的效果，能夠正確的輸出遞增鋸齒波、遞減鋸齒波、三角波、方波以及階梯波，并能夠有選擇、有規(guī)律的輸出。但在實(shí)際硬件實(shí)施過程中器件本身所存在的誤差，導(dǎo)致波形有些失真。由于時(shí)間關(guān)系，我們沒有及時(shí)消除，但不影響測(cè)試結(jié)果。系統(tǒng)功能實(shí)現(xiàn)不夠完善，這些都需要不斷的改進(jìn)和補(bǔ)充。本設(shè)計(jì)基于FPGA的高精