半導(dǎo)體存儲器和可編程邏輯器件本章基本要求本章教學(xué)基本要求:

了解大規(guī)模集成電路半導(dǎo)體存儲器ROM、EPROM、RAM電路的工作原理。了解存儲器容量的擴(kuò)展方法。了解可編程邏輯器件的基本結(jié)構(gòu)和功能。數(shù)字系統(tǒng)的基本功能——能夠傳輸、存儲、處理信息。

半導(dǎo)體存儲器的作用

存放二值(0、1)數(shù)據(jù)半導(dǎo)體存儲器的特點(diǎn)集成度高、體積小、存儲信息容量大、工作速度快。1、半導(dǎo)體存儲器的分類(1)按存取方式分類

只讀存儲器(ReadOnlyMemory,ROM)隨機(jī)存取存儲器(RandomAccessMemory,RAM)RAM能夠隨時(shí)從任一指定地址讀出數(shù)據(jù),也能夠隨時(shí)把數(shù)據(jù)寫入任何指定的存儲單元。ROM一般由專用的裝置寫入數(shù)據(jù),數(shù)據(jù)一旦寫入,不能隨意改寫,在切斷電源之后,數(shù)據(jù)也可不能消失,即具有非易失性。(2)按制造工藝分類雙極型半導(dǎo)體存儲器MOS型半導(dǎo)體存儲器以雙極型觸發(fā)器為基本存儲單元,具有工作速度快、功耗大、價(jià)格較高的特點(diǎn),主要用于對速度要求較高的場合,如在計(jì)算機(jī)中用作高速緩沖存儲器。以MOS觸發(fā)器或電荷存儲結(jié)構(gòu)為基本存儲單元,具有集成度高、功耗小、工藝簡單、價(jià)格低的特點(diǎn),主要用于大容量存儲系統(tǒng)中,如在計(jì)算機(jī)中用作主存儲器。8.1只讀存儲器按數(shù)據(jù)的寫入方式分類固定ROM(maskROM)可編程ROM一次性可編程ROM(PROM)光可擦除可編程ROM(ErasableProgrammableROM,EPROM)電可擦除可編程ROM(ElectricalErasableProgrammableROM,E2PROM)快閃存儲器(FlashMemory)例如有10根地址線（n=10)，通過地址譯碼器譯出字線根，為若的地址選擇為1100000000，則i=768，譯出=1，其余字線為0每一根字線對應(yīng)地存放一個8位二進(jìn)制數(shù)碼,也就是這個字母的地址所指定存放的數(shù),這個8位二進(jìn)制數(shù)稱為一個字。通常把一個字中所含的位數(shù)稱為字長。位數(shù)能夠1位、4位、8位、16位和32位等。把8位數(shù)的字稱為一個字節(jié)。4位為半個字節(jié),16位稱為兩個字節(jié)。把輸出位數(shù)的線稱為位線(數(shù)據(jù)線)。字線Wi的下標(biāo)i即對應(yīng)的是地址碼的十進(jìn)制數(shù)。當(dāng)該字線被選中,Wi出高電平1,其余字線為低電平8、1、1固定ROM相應(yīng)的地址碼的字線(選擇線)地址輸入線n根,又稱地址碼。字線與位線的交叉點(diǎn)即為存儲單元。每個存儲單元能夠存儲1位二進(jìn)制數(shù)(0、1)

存儲器中總的存儲單元的數(shù)量稱為存儲容量。從位線輸出的每組二進(jìn)制代碼稱為一個字。一個字中含有的存儲單元數(shù)稱為字長,即字長=位數(shù)。一個存儲體總的存儲容量用字線數(shù)m×位線數(shù)表示。

按“字”存放、讀取數(shù)據(jù)、4×4掩模ROM地址線被選中1001一、二極管掩模ROM選中為1片選信號控制與門電路,為0時(shí)譯碼器工作,表示該片ROM被選中,能夠輸出存儲內(nèi)容。地址輸入字線位輸出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=110010111101110114×4掩模ROM4×4掩模ROM電路存儲內(nèi)容4×4掩模ROM電路存儲內(nèi)容D3=W0+W2+W37、1半導(dǎo)體存儲器地址譯碼器實(shí)現(xiàn)地址碼的與運(yùn)算,每條字線對應(yīng)一個最小項(xiàng)。存儲矩陣實(shí)現(xiàn)字線的或運(yùn)算。地址輸入字線位輸出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=11001011110111011存儲矩陣是一個“或”邏輯陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0簡化的ROM存儲矩陣陣列圖有二極管無二極管二、雙極型晶體管和MOS場效應(yīng)管構(gòu)成的存儲矩陣“1”“0”“0”“0”選中1101D3D2D1D0W2W1W0+UDDW3導(dǎo)通1D31D21D11D0W0W1W2W3負(fù)載管+UDDMOS型存儲矩陣“1”“0”“0”“0”選中00101101導(dǎo)通1、ROM構(gòu)成的全加器三、ROM的應(yīng)用

在數(shù)字系統(tǒng)中ROM的應(yīng)用十分廣泛,如組合邏輯、波形變換、字符產(chǎn)生以及計(jì)算機(jī)的數(shù)據(jù)和程序存儲等。輸入變量A——加數(shù)B——加數(shù)C0——低位進(jìn)位數(shù)輸出變量S——本位和C0——向高位進(jìn)位數(shù)A

B

C0十進(jìn)制最小項(xiàng)被選中字線最小項(xiàng)編號位線SC00000101001110010111011101234567ABC0ABC0ABAC0AC0BC0BC0ABBC0AC0BAW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m70010100110010111全加器邏輯狀態(tài)及三變量最小項(xiàng)編碼WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最小項(xiàng)譯碼器ROM構(gòu)成的全加器2、ROM構(gòu)成的字符發(fā)生器字符發(fā)生器常用于顯示終端、打印機(jī)及其其它一些數(shù)字裝置。將各種字母、數(shù)字等字符事先存儲在ROM的存儲矩陣中,再以適當(dāng)?shù)姆绞浇o出地址碼,某個字符就能讀出來,并驅(qū)動顯示器顯示。

下面用ROM構(gòu)成的字符發(fā)生器顯示字母R來說明其工作原理。字符顯示原理圖(b)WOW1W2W3W4W5W6(a)000001010011100101110D4D3D2D1D0行譯碼器A2A1A0讀出電路

由圖可看出該字符顯示器由7行5列構(gòu)成存儲矩陣,將字母R的形狀分割成若干部分并在相應(yīng)的單元存入信息“1”。當(dāng)?shù)刂份斎胗?00~110周期地循環(huán)變化時(shí),即可逐行掃描各字線,把字線W0~W7所存儲的字母“R”的字形信息從位線D0~D4讀出。使顯示設(shè)備一行行的顯示出圖23、1、8(b)的字形。三級管位線存儲單元(快速熔絲)若熔絲被燒斷表示存儲單元信息為0,不燒斷為1。8、1、2可編程ROM(PROM)正常讀數(shù)時(shí),字線被選中后,關(guān)于有熔絲的存儲單元其讀出放大器輸出的高電平不足以使穩(wěn)壓管導(dǎo)通,反相器截止,而輸出為1。而無熔絲輸出為0。其存儲數(shù)據(jù)由用戶寫入。一旦寫入就無法修改,只能寫一次。

PROM的結(jié)構(gòu)原理圖如下反相器輸出低電平,使相應(yīng)的熔絲燒斷。當(dāng)要寫入信息時(shí),要先輸入相應(yīng)的地址碼,使相應(yīng)的的字線被選中為高電平。對要寫入0的位線上加入高電壓脈沖,使該位線上讀寫放大器中穩(wěn)壓管導(dǎo)通。隨機(jī)存取存儲器(RAM,即RandomAccessMemory)8、2隨機(jī)存取存儲器

地址輸入An-1A0A1地址譯碼器存儲矩陣數(shù)據(jù)線讀寫/控制電路讀/寫控制(R/W)片選(CS)輸入/輸出I/O......1、存儲矩陣:由存儲單元構(gòu)成,一個存儲單元存儲一位二進(jìn)制數(shù)碼“1”或“0”。與ROM不同的是RAM存儲單元的數(shù)據(jù)不是預(yù)先固定的,而是取決于外部輸入信息,其存儲單元必須由具有記憶功能的電路構(gòu)成(觸發(fā)器或動態(tài)存儲單元構(gòu)成)。2、地址譯碼器:也是N取一譯碼器。3.讀/寫控制電路：當(dāng)R/W=1時(shí)，執(zhí)行讀操作，R/W=0時(shí)，執(zhí)行寫操作。4.片選控制：當(dāng)CS=0時(shí)，選中該片RAM工作，CS=1時(shí)該片RAM不工作。8、2隨機(jī)存取存儲器

RAM靜態(tài)RAM：管子數(shù)目多，功耗大，但只要不斷電，信息就永久保存。動態(tài)RAM:集成度高,功耗小,但必須定期給電容補(bǔ)充電荷,以防存儲信息的丟失。一般情況下,大容量的存儲器使用動態(tài)RAM;小容量的存儲器使用靜態(tài)RAM。8、2、1RAM的電路結(jié)構(gòu)和工作原理一、六管靜態(tài)存儲單元及讀寫控制電路

構(gòu)成RS觸發(fā)器雙穩(wěn)態(tài)電路，存儲1位二值信息0或1門電路讀/寫控制電路，I/O端為輸入/輸出雙向傳輸線的信號端，信息由此寫入或讀出。等于1不可工作,等于0可工作當(dāng)Yj=1時(shí),使T7、T8

導(dǎo)通,數(shù)據(jù)線與位線接通。若為0,就截止。當(dāng)Xi=1，T5、T6

導(dǎo)通，與位線接通；當(dāng)Xi=0，T5、T6

截止，則聯(lián)系切斷。存儲單元由MOS管組成T5、T6

為存儲單元門控管，起模擬開關(guān)作用，控制RS觸發(fā)器輸出端QQ

與BB

位線的聯(lián)系。T5T6

由行選擇線Xi

控制。T7、

T8為列選通管,由列選擇線

Yj

控制。二、2114型靜態(tài)RAM介紹邏輯符號圖電路結(jié)構(gòu)圖行地址線64根行選擇線列地址線16根列選擇線一個六管靜態(tài)存儲單元每根行選擇線選擇一行每根列選擇線選擇一個字列Y1＝1,X2＝1,位于X2和Y1交叉處的字單元能夠進(jìn)行讀出或?qū)懭氩僮?而其余任何字單元都可不能被選中。存儲單元以T2和C為主組成信息存儲于C中。當(dāng)電容中充有一定電荷時(shí),T2導(dǎo)通,表示存儲信息為0;當(dāng)電荷少或是沒有,T2不能導(dǎo)通,表示存儲信息為1。此時(shí)當(dāng)C上有電荷,使T2導(dǎo)通時(shí),則T2漏極為0信息,經(jīng)T3管通過T5管輸出DO=0。若C上無電荷輸出為1。

D1

經(jīng)T4

送入刷新電路,在G3

門輸出為D1反相信號。假如D1=1,則T1

傳送0信號,電容C放電;若相反傳送1信號,電容C充電。即分別存儲1和0信息。

XiYi均為1，T1T4導(dǎo)通。

=0，G2被封鎖，G1打開。

=1，XiYi均為1，T3T5導(dǎo)通。若讀位線為0,G1輸出也為0,使“寫”位線為1,對C充電進(jìn)行刷新。動態(tài)RAM特點(diǎn):要在讀出過程中進(jìn)行刷新存儲單元的操作。三、三管動態(tài)存儲單元T1、T3構(gòu)成門控管寫操作時(shí)讀操作時(shí)0001018、2、2RAM存儲容量的擴(kuò)展方法一、位數(shù)的擴(kuò)展二、字?jǐn)?shù)的擴(kuò)展1、RAM位數(shù)的擴(kuò)展RAM2114位數(shù)擴(kuò)展將幾片的地址端、R/W端、CS端并接在一起A9…A0

R/W

CSRAM2114(1)I/O3I/O7I/O6I/O2IO/5I/O1I/O4I/O0A9…A0

R/W

CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位低四位A9A0R/WCS地址碼…1、RAM字?jǐn)?shù)的擴(kuò)展A11~A0十二根地址線,組成4096字4位的RAMRAM2114字?jǐn)?shù)擴(kuò)展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/WCSA9…A0R/WCSA9…A0R/WCSRAM2114字?jǐn)?shù)擴(kuò)展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/W

CSA9…A0R/W

CSA9…A0R/W

CS00選中08、3可編程邏輯陣列器件只讀存儲器ROM由地址譯碼器和組成矩陣形式的存儲單元構(gòu)成。ROM中的地址譯碼器也可用存儲單元組成的矩陣電路構(gòu)成,如此的電路能夠用來表示組合邏輯電路的最小項(xiàng)與或表達(dá)式,假如將其輸出給觸發(fā)器再反饋到輸入端,還可實(shí)現(xiàn)時(shí)序邏輯電路的功能。由用戶自己依照要求來編程存入信息,構(gòu)成了專用集成邏輯器件,稱為可編程邏輯器件(PLD)

我們已知,任意組合邏輯電路均可用最小項(xiàng)與或式或者簡化的與或式表示。下表為全加器的真值表。8、3、1PLD基本電路的結(jié)構(gòu)、功能與習(xí)慣表示法01101011100101110111m4m5m6m700010110000001010011m0m1m2m3輸出Ci

Si輸入Ai

Bi

Ci-1最小項(xiàng)輸出Ci

Si

輸入Ai

Bi

Ci-1最小項(xiàng)與或邏輯表達(dá)式為:簡化表示的與、或陣列

上述兩個與或表達(dá)式可用二極管固定ROM來實(shí)現(xiàn)。把輸入變量Ai、Bi、Ci-1看作ROM中的地址碼A2、A1、A0,而把輸出變量Si、Ci看作ROM的輸出數(shù)據(jù)D1、D0,如圖所示。用二極管固定ROM實(shí)現(xiàn)全加器D1D2D3實(shí)現(xiàn)與的邏輯式:D4—D7組成或邏輯電路:即為如圖所示的二極管與門電路1、PLD連接的表示PLD電路的表示方法PLD的輸入、反饋緩沖器都采納了互補(bǔ)輸出結(jié)構(gòu)。輸出緩沖器一般為三態(tài)輸出緩沖器。2、緩沖器的表示斷開編程連接固定連接(硬連接)3、與門及或門的表示≥1ABCYYABCYABC&ABCYYABCABP1=0P2=0P3=1與門的缺省狀態(tài)“懸浮1”狀態(tài)與陣列Y1Y2或陣列AB與陣列Y1Y2或陣列4、與或陣列圖

任一組合邏輯函數(shù)都可用“與或”式表示,即任何組合邏輯函數(shù)都能夠用一個與門陣列與一個或門陣列來實(shí)現(xiàn)。如:標(biāo)準(zhǔn)畫法簡化畫法8、3、2可編程只讀存儲器PROM與陣列(固定)D2D1D0或陣列(可編程)A2A1A0完全譯碼陣列實(shí)現(xiàn)組合邏輯函數(shù):將函數(shù)寫為最小項(xiàng)之和形式,將對應(yīng)的與項(xiàng)或起來即可。容量＝與門數(shù)×或門數(shù)＝2n×m利用效率低。例:試用PROM實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。轉(zhuǎn)換真值表與陣列或陣列A2A1A0A3D2D1D0D38、3、3可編程邏輯陣列PLA與陣列(可編程)A2A1A0D2D1D0或陣列(可編程)實(shí)現(xiàn)組合邏輯函數(shù):將函數(shù)化簡為最簡與或式,將對應(yīng)的與項(xiàng)或起來即可。容量＝與門數(shù)×或門數(shù)制造工藝復(fù)雜。可編程邏輯陣列由可編程的與陣列、可編程的或陣列和三態(tài)輸出緩沖器組成。TIFPLA839(三態(tài)輸出)PLA內(nèi)部結(jié)構(gòu)圖TIFPLA839(三態(tài)輸出)PLA引腳排列與陣列或陣列A3A2A1A0D3D2D1D0例:試用PLA實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。解:利用卡諾圖化簡得最簡與或式:時(shí)序型PLA基本結(jié)構(gòu)圖PLA的與或陣列只能構(gòu)成組合邏輯電路,若在PLA中加入觸發(fā)器則可構(gòu)成時(shí)序型PLA,實(shí)現(xiàn)時(shí)序邏輯電路。與陣列或陣列······X1Xn觸發(fā)器······Z1ZmW1WlQkQ1······PLA在時(shí)序邏輯電路中的應(yīng)用PLA可用來實(shí)現(xiàn)任一種組合邏輯電路,也可實(shí)現(xiàn)時(shí)序邏輯電路。例:用時(shí)序邏輯型PLA組成同步2位二進(jìn)制加法計(jì)算器。1、表中所示為2位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)表和D端的激勵表。2、列出D的函數(shù)式和次態(tài)邏輯式110011001011011101100001激勵表次態(tài)初態(tài)激勵表次態(tài)初態(tài)表2

2位二進(jìn)制計(jì)數(shù)狀態(tài)表3、確定輸入變量、輸出變量輸入變量為及CP和輸出變量為，又作為下一個初態(tài)輸入。或陣列的輸出變量D1、D0

作為D

觸發(fā)器的輸入。4、設(shè)置熔絲連接的交叉點(diǎn)用時(shí)序邏輯型PLA實(shí)現(xiàn)時(shí)序邏輯電路如右圖所示:

將觸發(fā)器輸出Q0、Q1

作為與陣列的輸入,由或陣列得到D0、D1輸出又送入D觸發(fā)器的D端。在CP作用下,即可實(shí)現(xiàn)加法計(jì)數(shù)。即當(dāng)R=1,觸發(fā)器清零;EN=1,三態(tài)門G1、G2可工作。高阻狀態(tài)，可編程可正常工作輸出為零可正常工作G1、G2三態(tài)門D觸發(fā)器不清零0011不清零0101異步清零1110不清零0100控制功能RENPR/M

M及PR/的控制功能

此外，在電路中還設(shè)置具有熔絲結(jié)構(gòu)的可編程接地控制端M和三態(tài)門使能端及清零控制端PR/。由G3、G4門電路功能可知，其輸出分別為：R=M?(PR/)和EN=M+(PR/)=M?(PR/)。M端熔絲燒斷M=1。其功能如下表所示。

Y0~Y5所表示的與項(xiàng)是可編程的,而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的或陣列是固定的,輸入信號

Ii由輸入緩沖器轉(zhuǎn)換成有互補(bǔ)性質(zhì)的兩個輸入變量。這種PAL的電路只適用于實(shí)現(xiàn)組合邏輯電路。圖8、3、7

PAL的基本結(jié)構(gòu)8、3、3可編程陣列邏輯(PAL)

將或陣列中相或的項(xiàng)給以固定,與陣列允許用戶編程設(shè)置,這種邏輯器件稱為可編程陣列邏輯器件,簡稱PAL。GAL器件可分為兩大類:一、與PAL相似:與陣列可編程,而或陣列固定連接。二、與PLA相似:與、或陣列均可編程。

GAL16V8的引腳排列如右圖所示。外形為雙列直插式20腳芯片,它有8個輸入端I7~I0,8個輸出端O7~O0,還有一個輸入端In用于與相鄰芯片的輸出端級聯(lián),此外還有一個用作時(shí)鐘也可用作信號輸入端CL,電源輸入為VDD=+5V和VSS接地。其可擦寫次數(shù)可達(dá)100次,存取時(shí)間為30ns,數(shù)據(jù)可長期保存。8、3、4通用陣列邏輯(GAL)圖8、3、9

GAL16V8的引腳排列

GAL16V8邏輯電路結(jié)構(gòu)

OLMC的邏輯電路結(jié)構(gòu)

將原屬于編程器的寫入–擦除控制電路及高壓脈沖發(fā)生器電路也集成至PLD芯片中。因此編程時(shí)只需外加5V電壓,不必將PLD從系統(tǒng)的電路板取下,實(shí)現(xiàn)了在系統(tǒng)可編程。一、低密度ISP–PLD低密度ISP–PLD是在GAL的基礎(chǔ)上增加了寫入／擦除控制電路。二、高密度ISP–PLD

高密度ISP–PLD又稱ispLSI。

8、3、5在系統(tǒng)可編程邏輯器件(ISP-PLD)

ispGAL16Z8的電路結(jié)構(gòu)框圖1、正常工作方式

接通電源后,若設(shè)MODE=1,SDI=0,電路即能自動進(jìn)入正常工作方式,2、診斷工作方式

若設(shè)MODE=1,SDI=1,電路進(jìn)入診斷工作方式,這時(shí),各輸出邏輯宏單元OLMC中的觸發(fā)器自動接成串行移位寄存器,在DCLK時(shí)鐘信號作用下,內(nèi)部收據(jù)由SDO端順序地被讀出,同時(shí)又可從SDI端對移位寄存器寫入新的數(shù)據(jù),實(shí)現(xiàn)診斷和預(yù)置功能。3、編程工作方式

若設(shè)MODE=0,電路進(jìn)入編程工作方式。這時(shí)分三步進(jìn)行:首先將編程數(shù)據(jù)從SDI端輸入,然后再從SDO端讀出,以校驗(yàn)數(shù)據(jù)是否正確,確認(rèn)無誤后,最后寫入E2CMOS存儲單元。一、低密度ISP–PLD二、高密度ISP–PLD

ispLSI

的電路結(jié)構(gòu)框圖圖8、3、13

ispLSI1016器件通用邏輯塊(GLB)的電路結(jié)構(gòu)1、通用邏輯模塊(GLB)的電路結(jié)構(gòu)

通過編程將GLB設(shè)置成其它4種連接模式:(1)、高速旁路模式:將與或輸出端F0~F3直截了當(dāng)與OLMC相連,不必經(jīng)過乘積項(xiàng)共享的編程陣列。(2)、單項(xiàng)乘積模式:與邏輯陣列中任一個單項(xiàng)乘積項(xiàng)的與門輸出端可與任一個OLMC的輸入端直截了當(dāng)相連。(3)、異或邏輯模式:將與邏輯陣列中任一個與門輸出和或邏輯陣列輸出F0~F3中的一個,兩者共同輸入到一個異或門,其輸出再接入OLMC的輸入端。(4)、多重模式:同一個GLB中的4個輸出能夠同時(shí)采納上述幾種不同配置模式。2、輸入／輸出單元(IOC)的組態(tài)將I/O單元配置為8各組態(tài):(1)、用作輸入單元有3種組態(tài),即:引腳輸入通過緩沖器輸入,或?qū)⒋溯斎朐跁r(shí)鐘脈沖作用下由D觸發(fā)器構(gòu)成鎖存輸入或寄存器輸入。(2)、用作輸出單元有3種組態(tài),即:經(jīng)緩沖器或反相輸出緩沖器或三態(tài)輸出緩沖器送到輸出引腳。(3)、用作雙向傳輸單元有2種組態(tài):一種是經(jīng)三態(tài)緩沖器輸出／經(jīng)緩沖器輸入的雙向傳輸,另一種是經(jīng)三態(tài)緩沖器輸出／在時(shí)鐘脈沖作用下經(jīng)D觸發(fā)器輸入的雙向傳輸。3、ispLSI1000及2000系列器件的編程接口目前Lattice公司生產(chǎn)的iapLSI有1000、1000E、2000、3000、6000系列,其編程接口各不相同。下圖所示為1000、2000系列ispLSI器件的編程接口。圖8、3、14

ispLSI器件的編程接口

IspLSI編程是在計(jì)算機(jī)控制進(jìn)行的。在左圖中,當(dāng)編程使能信號ispEN=1時(shí),則ispLSI器件為正常工作狀態(tài);當(dāng)ispEN=0時(shí),所有IOC的輸出三態(tài)緩沖器無被置成高阻狀態(tài),則器件進(jìn)入編程工作狀態(tài)。MODE為模式控制信號。SCLK為時(shí)鐘串行輸入。SDI為串行