第六章存儲器設計存儲器分類及主要技術(shù)指標常用存儲器芯片介紹3.擴展存儲器設計位擴展

字節(jié)擴展字節(jié)和位擴展

存儲器地址譯碼擴展存儲器接口電路設計總線負載能力本章要點本章要求在了解半導體存儲器分類及技術(shù)指標的基礎上，掌握存儲器芯片的最小讀出時間與最小寫入時間的計算，著重掌握微機或微機應用系統(tǒng)內(nèi)存儲器系統(tǒng)的構(gòu)成及與CPU的連接方法。在內(nèi)存儲器系統(tǒng)的構(gòu)成及與CPU的連接中，重點掌握存儲器的位擴展和字節(jié)擴展，存儲器的地址譯碼方法及譯碼電路，總線負載的計算和總線驅(qū)動與控制方法。本章要點最后需要指出的是，在8086微機系統(tǒng)中進行內(nèi)存電路設計時，一定要注意寄片存儲器與偶片存儲器要分開設計，并注意數(shù)據(jù)總線的連接及片選信號的產(chǎn)生。存儲器系統(tǒng)由外存儲器和內(nèi)存儲器兩部分組成。內(nèi)存儲器的分類如下：6.1

存儲器分類微機系統(tǒng)中存儲器的層次結(jié)構(gòu)如下圖所示。6.1

存儲器分類CPU內(nèi)部寄存器組及內(nèi)部一級Cache系統(tǒng)板上二級Cache主存儲器(半導體存儲器)輔助存儲器(磁盤、磁帶、光盤）虛擬存儲器6.2

存儲器主要技術(shù)指標存儲容量讀寫速度半導體存儲器芯片的速度一般用存取時間和存儲周期兩個指標來衡量。在選擇存儲器芯片時應注意是否與微處理器的總線周期時序匹配。作為一種保守的估計，在存儲器芯片的手冊中可以查得最小讀出周期tcyc(R)(Read

Cycle

Time)和最小寫周期tcyc(W)(Write

Cycle

Time)。6.2

存儲器主要技術(shù)指標如果根據(jù)計算，微處理器對存儲器的讀寫周期都比存儲器芯片手冊中的最小讀寫周期大，那么我們認為該存儲器芯片是符合要求的，否則要另選速度更高的存儲器芯片。存儲器芯片的最小讀出時間應滿足如下表達式:tcyc(R)＜4T－tda－tD－T存儲器芯片的最小寫入時間應滿足如下表達式:tcyc(W)＜4T－tda―tD―T非易失性可靠性6.3幾種常用存儲器芯片介紹1.

SRAM芯片Intel

6264Intel

6264引腳排列及功能A12~A0為片內(nèi)地址尋址線CS1、CS2為片外地址尋址線D7~D0為數(shù)據(jù)線地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBSRAM的結(jié)構(gòu)

①存儲體——存儲器芯片的主要部分，用來存儲信息。

②地址譯碼電路——根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元。

③數(shù)據(jù)緩沖電路——數(shù)據(jù)輸入輸出通道。

④片選和讀寫控制邏輯——選中存儲芯片，控制讀寫操作。OE

WE

CS①存儲體——存儲器芯片的主要部分，用來存儲信息。②地址譯碼電路——根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元。③數(shù)據(jù)緩沖電路——數(shù)據(jù)輸入輸出通道。④片選和讀寫控制邏輯——選中存儲芯片，控制讀寫操作。I/O行地址譯碼列地址譯碼A3A2A1A0A4

A5

A6

A7SRAM

芯片的內(nèi)部結(jié)構(gòu)10015151-CS-OE-WE輸入緩沖輸出緩沖6管基本存儲單元列選通六管基本存儲電路列選線Y數(shù)據(jù)線D數(shù)據(jù)線D’T8T7行選線XT1T5T2T6T4T3VDDBA6管基本存儲單元列選通I/OI/O6.3幾種常用存儲器芯片介紹2.

SRAM芯片Intel

2114Intel

2114引腳排列及功能CSWED1~D400寫入數(shù)據(jù)01讀出數(shù)據(jù)1X高阻6.3幾種常用存儲器芯片介紹3.

EPROM芯片Intel

27642764的引腳安排VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCC128227PGM326NC425A8524A9623A11722OE821A10920CE1019D71118D61217D51316D41415D36.3幾種常用存儲器芯片介紹4.DRAM芯片Intel

4125641256的引腳安排A8~A0

地址輸入D

數(shù)據(jù)輸入Q

數(shù)據(jù)輸出11621531441351261171089A8DWRASA0A2A1VccVssCASQA6A3A4A5A7W讀/寫控制RAS

行地址選通CAS

列地址選通Vcc

電源Vss

地動態(tài)RAM的存儲結(jié)構(gòu)單管基本存儲電路C1行選線列選線數(shù)據(jù)線C2T2T1單管基本存儲單元6.3幾種常用存儲器芯片介紹6.

EPROM芯片Intel

27642764的引腳安排A12~A0

地址輸入D7~D0

數(shù)據(jù)引腳CE片選信號GND

地Nc空引腳12345679VppA12A7A6A5

A4

A3

A2

A1

A0

D0

D1

D2GNDOE輸出允許信號PGM

編程脈沖輸入Vpp

編程電壓輸入Vcc

電源810111213142827262524232220211918171615VccPGMNcA8A9A11OEA10CED7D6D5D4D36.3幾種常用存儲器芯片介紹7.E2PROM芯片Intel

28C16Vcc

電源Intel

28C16的引腳排列A10~A0

地址輸入D7~D0

數(shù)據(jù)引腳CE片選信號OE輸出允許信號WE編程脈沖輸入GND

地124223322421520619718817916101511141213A7A6

A5

A4

A3

A2

A1

A0

D0

D1

D2GNDVccA8A9WEOEA10CED7D6D5D4D36.3幾種常用存儲器芯片介紹8.

串行E2PROM存儲芯片24C64AT

24C64的引腳排列A2~A0器件地址，用于指定微處理器所訪問的芯片SCL串行時鐘SDA

串行數(shù)據(jù)引腳Vcc

電源GND

地WP

寫保護引腳18273645A0A1A2VccWPSCLSDAGND6.4

擴展存儲器設計1．位擴展在微機系統(tǒng)中，存儲器是按字節(jié)來構(gòu)成的，而所選擇的存儲器芯片的字長不足8位時，用這樣的存儲器芯片構(gòu)成系統(tǒng)所需的存儲器子系統(tǒng)電路，就必須進行位擴展，即用幾片存儲器芯片并起來，以增加存儲字長。6.4

擴展存儲器設計位擴展設計實例請分析地址范圍？6.4

擴展存儲器設計２．字節(jié)擴展字節(jié)擴展是指增加存儲器字節(jié)的數(shù)量（容量）。例如，用2片2k×8b的SRAM芯片

6116，組成4k×8b的存儲器，字節(jié)擴展設計。6.4

擴展存儲器設計字節(jié)擴展設計實例請分析地址范圍？6.4

擴展存儲器設計３．字節(jié)和位擴展字節(jié)和位擴展是字節(jié)擴展和位擴展的組合。6.4

擴展存儲器設計４．存儲器地址譯碼一個存儲系統(tǒng)通常由多個存儲器芯片組成，

CPU要實現(xiàn)對存儲單元的訪問，首選要選擇存儲器芯片，然后再從選中的芯片中依照地址碼選擇相應的存儲單元讀/寫數(shù)據(jù)。6.4

擴展存儲器設計４．存儲器地址譯碼通常，芯片內(nèi)部存儲單元的地址由CPU輸出的n(n由片內(nèi)存儲容量2n決定)條低位地址線完成選擇，即CPU輸出的低位地址碼用作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元；而芯片的片選信號則是通過CPU的高位地址線譯碼得到，作片外尋址，以選擇該芯片的所有存儲單元在整個存儲地址空間中的具體位置。6.4

擴展存儲器設計４．存儲器地址譯碼存儲器地址譯碼方法通常有三種：⑴

全地址譯碼方式。⑵

部分地址譯碼方式。⑶

線選譯碼方式。6.4

擴展存儲器設計４．存儲器地址譯碼⑴

全地址譯碼方式除直接與存儲器芯片相連的地址線外，所有剩余的高位地址線都被連接到地址譯碼器，參加地址譯碼，其譯碼輸出作為存儲器芯片的片選信號。優(yōu)點：每一個存儲單元只對應內(nèi)存空間的一個地址，即抵制無重疊。缺點：譯碼電路復雜，費硬件。6.4

擴展存儲器設計例6.1在8088

CPU工作在最大方式組成的微機應用系統(tǒng)中，擴充設計8kB的SRAM電路，SRAM芯片用

Intel6264。若分配給該SRAM的起始地址為62000H，片選信號（CS1）為低電平有效。請用全地址譯碼方法設計該SRAM存儲器的片選信號形成電路。8K×8B6.4

擴展存儲器設計全地址譯碼方法設計的SRAM存儲器的片選信號形成電路例6.1A[16..19]A[8..15]AD[0..7]鎖存器緩沖器A[0..19]A18A17A13A19A16A15A14A[0..12]A[0..12]IO/MDENRDOEWRWE8088CPU6264SRAMALEDT/RCS1CS1D[0..7]CS2+5V全譯碼6.4

擴展存儲器設計４．存儲器地址譯碼（2）部分地址譯碼方式部分地址譯碼方式也稱為局部地址譯碼方式。其方法是某些高位地址線被省略而不參加地址譯碼。簡化了地址譯碼電路，但地址空間有重疊。優(yōu)點：簡化了地址譯碼電路，省硬件。缺點：地址空間有重疊，浪費了地址空間。6.4

擴展存儲器設計例6.2

在8088CPU工作在最小方式組成的微機應用系統(tǒng)中，擴充設計8kB的SRAM電路，SRAM芯

片用Intel

6264。若分配給該SRAM的地址范圍

00000H～0FFFFH，片選信號（CS1）為低電平有

效。請用部分地址譯碼方法設計該SRAM存儲器的片

選信號形成電路。6.4

擴展存儲器設計部分地址譯碼方法設計的SRAM存儲器的片選信號形成電路A[16..19]A[8..15]AD[0..7]鎖存器緩沖器A[0..19]A19A18A17A16A[0..12]A[0..12]IO/MDENRDOEWRWE8088CPU6264

SRAMALEDT/RCS1CS1D[0..7]CS2+5V部分譯碼6.4

擴展存儲器設計４．存儲器地址譯碼（3）線選地址譯碼方式線選法是指用存儲器芯片片內(nèi)尋址以外的系統(tǒng)的高位地址線中的某一條，作為存儲器芯片的片選控制信號。優(yōu)點：選擇芯片不需要外加邏輯電路，譯碼線路簡單。缺點：地址重疊區(qū)域多，不能充分利用系統(tǒng)的存儲器

空間。A[16..19]A[8..15]AD[0..7]鎖存器緩沖器A[0..19]A[0..12]A13A14A15IO/MDENRDWR8088CPUALEDT/RA[0..12]D[0..7]6264

SROEWECS1CS2+5VRAMA[0..12]D[0..7]6264

SOEWECS1CS2AMD[0..7]A[0..12]OEWE6264

SRAMCS1CS2線選譯碼6.4

擴展存儲器設計存儲器地址譯碼電路存儲器的地址譯碼電路形式很多，概括為：組合電路（門電路）形式。專用譯碼器形式，如3-8譯碼器74LS138。數(shù)字比較器形式。EPROM形式。GAL、CPLD/FPGA形式。6.4

擴展存儲器設計例6.3在某8088微處理器系統(tǒng)中，需要用8片6264構(gòu)成一個64kB的存儲器。其地址分配在00000H~0FFFFH內(nèi)存空間，地址譯碼采用全譯碼方式，用74LS138作譯碼器，請畫出存儲器譯碼電路。6.4

擴展存儲器設計用74LS138作譯碼器的存儲器譯碼電路6.4

擴展存儲器設計例6.4利用74LS688設計譯碼電路，輸出端作為Intel

62128SRAM的片選信號，分配給Intel

62128的地址范圍為74000H~77FFFH。畫出8088

CPU工作在最大方式下的譯碼電路。16K×8B6.4

擴展存儲器設計用74LS688作譯碼器的譯碼電路8位比較器6.4

擴展存儲器設計擴展存儲器接口電路設計8088系統(tǒng)中存儲器的組成8088

CPU的地址總線有20條，它的存儲器是以字節(jié)為存儲單元組成的，每個字節(jié)對應一個唯一的地址碼，所以具有1MB(1

048

576

B)的尋址能力。但8088

CPU

只有8條數(shù)據(jù)線，是準16位微處理器，所以存儲器的組成與一般8位微機系統(tǒng)中存儲器接口電路的設計方法是相同的。6.4

擴展存儲器設計例.在8088系統(tǒng)總線上擴充設計8K字節(jié)的

SRAM存儲器電路。SRAM芯片選用

Intel6264，起始地址從04000H開始，譯碼電路采用74LS138。⑴計算此RAM存儲區(qū)的最高地址為多少？⑵畫出此存儲器電路與系統(tǒng)總線的連接圖。A0

D0D7A12WEOECS1

CS2片選信號A12~A0D0~D7MEMWD0~D7+5VMEMR8088CPU最大方式系統(tǒng)總線6264……A19-A13

電路連接6.4

擴展存儲器設計A19

A18

A17

A16

A15

A14

A13

A12

A11

A10

A9~A00

0

0

0

0

1

0

0

0

0 0

…

00

0

0

0

0

1

0

1

1

1 1

…

1片外尋址與6264芯片的A12~

A0相連，作片內(nèi)尋址高位不變地址部分，去參加譯碼，作6264的

片C選S

1信號。8K

地址分析6.4

擴展存儲器設計

譯碼電路設計方法1（用74LS138專用譯碼器碼）A19A18

A17

A16A15

片選信號

\MEMW

\MEMR

74LS138A14

A13

+5VG1

Y0G2A

Y1G2B

Y2Y3C

Y4B

Y5A

Y6Y76.4

擴展存儲器設計

譯碼電路設計方法2（用門電路譯碼）MEMWMEMRA19A18A17A16A15A14A13≥1≥1＆片選信號6.4

擴展存儲器設計⑶編寫程序?qū)崿F(xiàn)對此存儲器區(qū)域進行自檢MOV

AX,0400HMOV

DS,AXMOV

BX,0000HMOV

CX,8*1024MOV

AL,55HNEXT1:

MOV

[BX],ALCMP

[BX],AL

JNZ

ERRORINC

BXLOOP

NEXT16.4

擴展存儲器設計MOV

BX,0000HMOV

AL,0AAHNEXT2:

MOV

[BX],ALCMP

[BX],AL

JNZ

ERRORINC

BXLOOP

NEXT2ERROR:………6.4

擴展存儲器設計6.4

擴展存儲器設計擴展存儲器接口電路設計8086系統(tǒng)中存儲器的組成8086

CPU同8088

CPU一樣，也有20條地址總線，其尋址能力達1MB。不同之處是8086CPU

數(shù)據(jù)總線是16位的，與8086CPU對應的1MB存儲空間可分為兩個512kB(524

288

B)的存儲體。其中一個存儲體由奇地址的存儲單元(高字節(jié))組成，另一個存儲體由偶地址的存儲單元(低字節(jié))組成。前者稱為奇地址的存儲體，后者稱為偶地址的存儲體。6.4

擴展存儲器設計8086系統(tǒng)中存儲器的組成A19~A1A0

BHECS

A18~A0奇(高字節(jié))地址存儲體

512K

×8D7~D0D15~D8D7~D0CS

A18~A0偶(低字節(jié))地址存儲體

512K

×8D7~D06.4

擴展存儲器設計例6.6在8086

最小方式系統(tǒng)中，利用2

片Intel6264

構(gòu)成連續(xù)的RAM存儲區(qū)域，起始地址為00000H

，求可用的最高RAM

地址，并利用74LS155

設計譯碼電路，畫出此RAM

電路與8086最小方式系統(tǒng)的連接圖。6.4

擴展存儲器設計解：Intel

6264的存儲容量為8k×8，因此由2片Intel

6264構(gòu)成連續(xù)的RAM存儲區(qū)域的總?cè)萘繛?/p>

2×8kB＝16kB=04000H，其可用的最高RAM地址為：00000H＋04000H－1＝03FFFH由于8086系統(tǒng)有16位數(shù)據(jù)總線，因此應將存儲器模塊分成兩組：奇片和偶片，然后通過譯碼電路產(chǎn)生片選信號。RAM電路與8086最小方式系統(tǒng)的連接6.4

擴展存儲器設計I

OH

I

IHii

1NI

OL

I

ILii

1②交流負載的估算NC

P

C

Iii

1(3)(2)(1)CPU總線負載能力總線競爭的概念負載的計算①直流負載的估算N板內(nèi)數(shù)據(jù)總線驅(qū)動與控制電路的設計板內(nèi)雙向數(shù)據(jù)總線驅(qū)動是必需的，其驅(qū)動

器的控制一定要保證避免發(fā)生數(shù)據(jù)總線的競爭。避免發(fā)生競爭的原則就是只有當CPU讀本插件板的數(shù)據(jù)時，才允許通向系統(tǒng)數(shù)據(jù)總線的三態(tài)門

導通。其他任何時刻，這些三態(tài)門必須呈現(xiàn)高

阻狀態(tài)。作為微機系統(tǒng)設計者，若要設計一塊

插在總線上的插件板，只要滿足上述原則，就

可以避免總線競爭，設計出適用的插件板。6.4

擴展存儲器設計☆例：若要在PC/XT總線上擴展內(nèi)存，地址為

A4000H—A4FFFH，試設計該內(nèi)存擴展(卡)插件板的板內(nèi)數(shù)據(jù)總線驅(qū)動與控制電路。6.4

擴展存儲器設計A19

A18

A17

A16

A15

A14

A13

A12

A11

A10

A9~A01

0

1

0

0

1

0

0

0

0 0

…

01

0

1

0

0

1

0

0

1

1 1

…

1板外尋址

插件板板內(nèi)存儲器地址范圍高位不變地址部分，去參加譯碼，作74LS245的數(shù)據(jù)有效選通信號E4K

地址分析6.4

擴展存儲器設計

DIRED

0~~D

7XD

0~~XD

7板內(nèi)數(shù)據(jù)總線驅(qū)動與控制電路的設計74LS245MEMW

A

0

B

0A

7

B

7MEMRA19A17A14A18

A16A15A13A12插件板板內(nèi)方CPU系統(tǒng)總線（ ）方.6.4

擴展存儲器設計第二章微型機應用系統(tǒng)的總線

DIRED

0~~D

7XD

0~~XD

7板內(nèi)數(shù)據(jù)總線驅(qū)動與控制電路的設計74LS245MEMWA

0

B

0A

7

B

7MEMRA19A17A14A18

A16A15A13A12插件板板內(nèi)方CPU系統(tǒng)總線（ ）方.板內(nèi)數(shù)據(jù)總線驅(qū)動器控制電路

內(nèi)存板板內(nèi)雙向數(shù)據(jù)總線驅(qū)動器需要仔細進行控制，防止總線競爭發(fā)生。要防止總線競爭應做好以下三件事：牢記防止總線競爭的原則。只有當CPU讀板內(nèi)內(nèi)存單元時，驅(qū)動器指向系統(tǒng)總線的三態(tài)門才允許導通；☆只有當CPU寫板內(nèi)內(nèi)存單元時，驅(qū)動器指向板內(nèi)的三態(tài)門是導通的；當CPU不去尋址板內(nèi)內(nèi)存時，驅(qū)動器兩邊均處于高阻狀態(tài)。6.4

擴展存儲器設計

分析板內(nèi)內(nèi)存地址的特征。通過對板內(nèi)內(nèi)存地址的分析，找出規(guī)律，即地址特征。根據(jù)地址特征畫出總線驅(qū)動及控制電路。數(shù)據(jù)總線雙向驅(qū)動器（74LS245）的E數(shù)據(jù)有效信號（及控制電路）的設計方法是：

根據(jù)分配給插件板板內(nèi)內(nèi)存的地址范圍，分析其特征，找出高位地址不變部分，對高位不變地址進行譯碼。譯碼時，所有為1的地址相與非，所有0地址相或。/MEMR譯碼時，/MEMR、/MEMW相與參加譯碼。

/MEMW6.4

擴展存儲器設計

插件板的板內(nèi)既有內(nèi)存，也有I/O接口（端口）☆例：在PC／XT總線上擴展一塊插件板，板內(nèi)的內(nèi)存地址為E0000H----EFFFFH。板內(nèi)的I/O接口地址為