2023年研究生類研究生入學考試專業(yè)課電氣與電子信息-數(shù)字電子技術歷年高頻考題帶答案難題附詳解（圖片大小可自由調整）第1卷一.歷年考點試題黑鉆版(共50題)1.分析圖所示組合邏輯電路的功能。已知輸入B3B2B1B0為5421BCD碼(7483是二進制超前進位加法器芯片。7485是4位二進制數(shù)比較器芯片，A3和B3為高位)。

2.已知，其中+ABCD=0，化簡后的邏輯函數(shù)為______。

A．

B．

C．D．3.某電路按正邏輯約定，其表達式為，若按負邏輯約定，則為______。

A．

B．

C．

D．4.由3個JK觸發(fā)器構成的時序電路的狀態(tài)輸出為Q2Q1Q0，其中的卡諾圖如圖所示，寫出、J2和K2的表達式(圖中×為任意項)。

5.二進制數(shù)A、B均為正數(shù)(1位符號位，7位數(shù)字)，若A-B=10001001二進制，問A、B哪個數(shù)大?6.A的原碼為011010，則2A對應的8位原碼形式為______，-A的8位補碼為______。7.如圖1所示電路是一種由運算放大器及電壓反饋支路構成的施密特觸發(fā)器，若要運算放大器的開環(huán)差模電壓增益Aud=uO/ud與反饋系數(shù)的乘積大于1，這時，電路的電壓傳輸特性即uO=f(uI)應是圖2所示中的______。

A.DB.CC.AD.B8.優(yōu)先編碼器74LS148輸入為，輸出為。當使能輸入端，，其余輸入端為1時，應為______。9.實現(xiàn)同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的______。A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器更少10.某醫(yī)院有4層樓住院病室，依次為重癥病房層、重點病房層、普通病房層和康復病房層，藥房有藥品管道輸送系統(tǒng)可依次為不同樓層輸送藥品。重癥樓層優(yōu)先級最高，康復樓層優(yōu)先級最低。要求：為輸送系統(tǒng)設計一個優(yōu)先請求電路，并實現(xiàn)七段數(shù)碼顯示邏輯電路，顯示該樓層號。11.在門電路中，為獲得穩(wěn)定的______電平，三極管應工作在______。12.根據(jù)圖1(a)所示電路和附圖1(b)中所給出的激勵波形，分析并畫出對應輸出y的波形圖(設起始狀態(tài)為QD，QJK=00)。

13.有一個5421BCD碼表示的數(shù)據(jù)為101000010011，其表示的十進制數(shù)是多少?14.對于JK觸發(fā)器，若J=K，則可完成______觸發(fā)器的邏輯功能；若K=J=1，則可完成______觸發(fā)器的邏輯功能。15.如圖所示，試寫出TTL門電路對輸入信號的邏輯輸出表達式。

16.將集成計數(shù)器轉換成任意進制計數(shù)器時，可采用______或______兩種方法來實現(xiàn)。17.如圖所示正脈沖的脈沖寬度、脈沖重復頻率、脈沖占空比為______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)18.若JK觸發(fā)器原態(tài)為“0”，控制輸入J=K'=1，當有效時鐘作用后Q*=______。19.若要將一異或非門當做反相器(非門)使用，則輸入端A、B端的連接方式是______。A.A或B中有一個接“1”B.A或B中有一個接“0”C.A和B并聯(lián)使用D.不能實現(xiàn)20.對于半導體存儲器，下列敘述______是正確的。A.隨機存取的存儲器，使用時需要進行刷新和再生B.半導體存儲器的數(shù)據(jù)讀/寫是依靠地址譯碼器選中相應的存儲單元，對單元進行讀/寫的，由于是數(shù)字信號，因此從存儲矩陣中獲取的信號可以不經處理，送到相應的數(shù)字邏輯電路中C.隨機存取的存儲器斷電后數(shù)據(jù)丟失；只讀存儲器斷電后數(shù)據(jù)不會丟失，通電后又可以繼續(xù)使用D.可編程的只讀存儲器使用電進行編程，用紫外線可以擦除原來的信息21.對于一個含有邏輯變量A的邏輯表達式L，當其他變量用0或1代入后，表達式可化簡為L=______或______時，會產生競爭-冒險。22.電路如圖1所示，試完成下列各項：(1)試用圖1(a)所示74LS161和適當?shù)倪壿嬮T設計一個電路，實現(xiàn)圖1(b)所示的狀態(tài)轉換圖，要求使用置數(shù)端LD完成；(2)在(1)電路基礎上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，其中CP為外加時鐘，P為電路的輸出。寫出設計過程，并在圖中標出輸出信號P端。

23.CMOS門電路在______時最耗電?A.輸出為邏輯0時B.輸出為邏輯1時C.輸出翻轉時D.輸出高阻態(tài)時24.使用一片74138譯碼器和與非門設計一個組合邏輯電路，用來判斷一個4位二進制數(shù)(ABCD)能否被2整除，能整除輸出為1，否則輸出為0。25.在圖所示由TTL門電路組成的環(huán)形振蕩器中，已知G1、G2門的平均傳輸時延相同，為tpd=25ns，現(xiàn)測得該振蕩器的振蕩頻率f=6.25MHz，則G3門的tpd是______ns；而輸出波形的振幅Uom約為______V。

A.30；2B.30；3C.20；3D.25；2.526.一個8位數(shù)模轉換器(DAC)的最小輸出電壓增量為0.02V，當輸入代碼為11011010時，輸出電壓UO=______V；ADC(模數(shù)轉換器)的兩個最重要的指標是______和______。27.對于一個邏輯函數(shù)表達式，______是唯一的。A.最簡“與或”表達式B.兩級“與非”表達式C.異或構成的表達式D.最大項構成的表達式28.觸發(fā)器的時鐘輸入的作用是______。A.復位B.使輸出狀態(tài)取決于輸入控制信號C.置位D.改變輸出狀態(tài)29.如圖(a)所示電路由74LS153雙四選一數(shù)據(jù)選擇組成，試寫出輸出Z的表達式，并分別用集成芯片74LS138最小項譯碼器[見圖(b)]和74LS151八選一數(shù)據(jù)選擇器[見圖(c)]實現(xiàn)該電路。

30.試說明最小項和最大項的關系。31.試用卡諾圖求出函數(shù)F=F1·F2，并將F化簡成最簡與非-與非表達式。已知函數(shù)F1和F2如下(要求分別畫出F1、F2及F的卡諾圖)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)32.4位比較器(74LS85)輸入端和輸出端分別為______和______。當對數(shù)據(jù)進行比較時先比較______位。A.8和3；最高B.4和3；最高C.8和3；最低D.4和3；最低33.用2048×12的ROM芯片，最多能實現(xiàn)______個輸入、______個輸出的組合邏輯函數(shù)。34.關于數(shù)模與模數(shù)轉換，下列概念正確的是______。A.逐次逼近型模數(shù)轉換器進行一位轉換需要的時間與待轉換的模擬電壓值有關B.一個數(shù)模轉換電路能夠正常地工作，它的實際輸出值與理論輸出值之間的差值必須小于分辨率的一半C.并行比較型模數(shù)轉換器的轉換速度是指從模擬電壓加到電壓比較器到編碼器獲得穩(wěn)定的二進制碼輸出所需要的時間D.集成模數(shù)轉換電路多采用權電容的譯碼方案，它的輸出電壓與電容的大小相關，電容值越大，輸出的電壓越大。35.4個邏輯變量的最小項最多有______個，任意兩個最小項之積為______。36.如圖所示電路中，當波形E1、E2及E3為已知時，輸出F的序列為______。

A.10101B.11011C.01110D.1100137.主從JK觸發(fā)器的輸入波形如圖1所示，設初始狀態(tài)Q=0，畫出Q端的波形。

38.如圖1所示是2個集成芯片二-十六進制同步計數(shù)器74LS161(進位端RCO=TQDQCQBQA)，試附加適當?shù)拈T電路構成一個89進制計數(shù)器，簡述設計過程。

39.觸發(fā)器是對脈沖______敏感的存儲單元電路，鎖存器是對脈沖______敏感的存儲電源電路。40.某8位模數(shù)轉換器是由并/串結構組成的，則其內部有多少個比較器?給出計算過程。41.八進制數(shù)34.2的等值二進制數(shù)為______；十進制數(shù)98的等值二進制數(shù)為______，8421BCD碼為______。42.分析圖1所示電路，分別寫出X、Y、F點與輸入A、B之間的邏輯表達式。

43.如圖1所示的邏輯電路，寫出Y的最簡與或式、最簡或與式、最簡與非-與非式、最簡或非-或非式、最簡與或非式。

44.用一個1位二進制全加器、若干D觸發(fā)器及其他門電路設計以下電路：(1)設計一個串行4位二進制加法器，它有3個輸入端：X1、X2和X3，其中X1、X2為加數(shù)和被加數(shù)，數(shù)據(jù)從低位開始輸入。X3為字同步信號，當輸入到第4個數(shù)碼時，字同步信號X3=1，表示一個字(4位)相加結束，電路回到初始狀態(tài)；(2)若存在并行輸入的4位數(shù)A3A2A1A0(A3為高位)，請將它們轉為上述串行加法器的輸入數(shù)據(jù)X1，同時產生字同步信號X3；(3)上述串行加法器的和輸出為串行輸出，請將它轉化為并行輸出S3S2S1S0(其中S3為高位)。要求有解題步驟，畫出電路圖。45.邏輯函數(shù)F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之間滿足______關系。A.對偶B.相等C.香農展開D.反演46.欲將寬1μs的脈沖轉換成寬1ms的脈沖，應采用______。A.單穩(wěn)態(tài)觸發(fā)器B.無穩(wěn)態(tài)觸發(fā)器C.雙穩(wěn)態(tài)觸發(fā)器D.施密特觸發(fā)器47.欲產生序列信號11010111，則至少需要______級觸發(fā)器。A.2B.3C.4D.548.電路如圖1所示，試畫出在CP作用下輸出Q0、Q1、A、Q2的波形圖，設各觸發(fā)器的初態(tài)為“0”。輸出信號Q2對CP可實現(xiàn)幾分頻?Q2的占空比是多少?

49.試判斷等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?50.6個變量可以構成______個最大項，它們之積是______，任意兩個不同的最大項之和為______。第1卷參考答案一.歷年考點試題黑鉆版1.參考答案：解：由題7485是4位二進制數(shù)比較器芯片，7483是二進制超前進位加法器芯片，當．B3B2B1B0大于4時，Y3Y2Y1Y0=B3B2B1B0+110；當B3B2B1B0小于4時，Y3Y2Y1Y0=B3B2B1B0。根據(jù)5421BCD碼和8421BCD碼的轉換特性，該電路實現(xiàn)的功能是把B3B2B1B0從5421碼轉換成8421碼。2.參考答案：D3.參考答案：B4.參考答案：解：、J2和K2的表達式為：，，K2=05.參考答案：解：A＜B，因為A-B＜0。6.參考答案：00110100

111001107.參考答案：A8.參考答案：0019.參考答案：A10.參考答案：解：使用74HC148優(yōu)先編碼器、74LS74的LED譯碼器和LED。

74HC148的輸入端是低有效的。當4個輸入端都沒有輸入時，I7=0，這時七段顯示為“0”；當I6=0時，I7=1，優(yōu)先編碼器輸出為001，七段顯示“1”；當I6=1，I5=0時，I7=1，優(yōu)先編碼器輸出為010，七段顯示“2”；當I6=1，I5=1，I4=0時，I7=1，優(yōu)先編碼器輸出為011，七段顯示“3”；當I6=1，I5=1，I4=1，I3=0時，I7=1，優(yōu)先編碼器輸出為100，七段顯示“4”。

電路如圖所示。

11.參考答案：高低

截止區(qū)或飽和區(qū)12.參考答案：解：畫出所示電路圖對應的波形圖如圖2所示。

對應輸出Y的波形如圖3所示。

13.參考答案：解：在5421BCD碼中，1010對應十進制7，0001對應十進制1，0011對應十進制3，101000010011表示的十進制數(shù)是713。14.參考答案：T

T'15.參考答案：解：16.參考答案：反饋清零法

反饋置數(shù)法17.參考答案：A18.參考答案：119.參考答案：D20.參考答案：C21.參考答案：

22.參考答案：解：(1)74LS161為異步清零計數(shù)器，設計電路如圖2所示。

(2)在(1)電路基礎上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，如圖3所示。

23.參考答案：C當CMOS門電路發(fā)生狀態(tài)翻轉時，會伴隨著負載電容的充放電，而狀態(tài)保持時的靜態(tài)功耗遠小于翻轉時的動態(tài)功耗，所以翻轉時最耗電。24.參考答案：解：當D=1時，無論ABC為何值，都不能被2整除；當D=0時，無論ABC為何值，都能被2整除。

當F=1時，能被2整除；當F=0時，不能被2整除。設計電路如圖所示。

25.參考答案：B26.參考答案：4.36

轉換速度

轉換精度27.參考答案：D28.參考答案：B29.參考答案：解：由題圖可知，當C=0時，左半邊工作；當C=1時，右半邊工作。將C、B、A作為控制信號，D作為輸出信號，可得：

所求該電路的實現(xiàn)如圖所示。

30.參考答案：解：n個變量的最小項是n個變量的邏輯乘，全部變量都必須存在，每個變量既可以是原變量，也可以是反變量。所以最小項的數(shù)目是2n個，最小項用mi表示。下標用最小項對應的二進制碼相應的十進制數(shù)表示。

n個變量的最大項是n個變量的邏輯和，全部變量都必須存在，每個變量既可以是原變量，也可以是反變量。最大項的數(shù)目也是2n個，最大項用Mj表示。

最小項和最大項之間存在對偶關系，最小項是與邏輯，最大項是或邏輯；最小項的下標對應的二進制碼，進行0、1互換就可以確定最大項的下標；最大項的下標與對應的最小項下標之間有一定關系：j=2n-1-i。n是邏輯變量的數(shù)目，對應于二進制碼的位數(shù)；i是最小項的下標數(shù)；j是最大項的下標數(shù)。

最小項和最大項的性質：①最小項的性質和最大項的性質之間具有對偶性；②最小項對每一種輸入被選中的特點是只有一個最小項是“1”，其余最小項都是“0”，即所謂N(2n)中取一個“1”；對最大項每一種輸入被選中的特點是只有一個最小項是“0”，其余最小項都是“1”，即所謂N(2n)中取一個“0”；③全部最小項之和恒等于“1”；m0+m1+m2+m3=1，N(2n)中取一個“1”；④全部最大項之積恒等于“0”；m0m1m2m3=0，N(2n)中取一個“0”；⑤最小項的反是最大項，最大項的反是最小項。；⑥一部分最小項之和的反等于另外那些最小項之和。；⑦兩最小項之積恒等于“0”；N(2n)中取一個“1”；⑧兩最大項之和恒等于“1”；N(2n)中取一個“0”。31.參考答案：解：畫出卡諾圖如圖所示。

得出邏輯函數(shù)并且化簡成最簡與非-與非表達式：

32.參考答案：A33.參考答案：11

1234.參考答案：BC35.參考答案：16

036.參考答案：B37.參考答案：解：畫出Q端的波形如圖2所示。

38.參考答案：解：采用同步置數(shù)的方法進行設計。

89=16×5+9

從0開始計數(shù)到88共89個數(shù)。

88=16×5+8