第八章AT89S51單片機的擴展河工科技甕嘉民制作單片微機原理及應用》教學課件第八章AT89S51單片機的擴展第三節(jié)單片機和CPLD接口設計第二節(jié)簡單I/O口擴展第一節(jié)AT89S51單片機系統(tǒng)的擴展單片微機原理及應用》教學課件第一節(jié)AT89S51單片機系統(tǒng)的擴展一、AT89S51最小應用系統(tǒng)

圖8-1AT89S51最小應用系統(tǒng)

單片微機原理及應用》教學課件二、AT89S51單片機的片外總線結構如圖2-8所示的三總線結構：地址總線（AB）、數據總線（DB）和控制總線（CB）構成，所有外部芯片都通過這三組總線進行擴展。

⑴數據總線：8位數據總線由P0口的八位線承擔此任，此時不用外接上拉電阻。⑵地址總線：16位地址總線由P0口承擔地址低八位線即A0~A7；P2口承擔地址高八位線，即A8~A15。注意：P0口線地址/數據總線分時復用，需用地址鎖存器74LS373鎖存地址。⑶控制總線單片微機原理及應用》教學課件三、AT89S51單片機的系統(tǒng)擴展能力圖8-2AT89S51單片機系統(tǒng)的存儲器擴展能力單片微機原理及應用》教學課件四、存儲器擴展1．線選法線選法把單片機高位地址分別與多個擴展芯片的片選端連通，控制選擇各芯片的電平，以達到選片的目的。線選法的優(yōu)點是接線簡單，適用于擴展芯片較少的場合，缺點是芯片地址不連續(xù)，地址空間利用率低。

2．譯碼法譯碼法是通過譯碼電路決定擴展芯片地址的方法。譯碼電路常選擇集成芯片如74LS138(3-8譯碼器)、74LS139(雙2-4譯碼器)和PLD器件實現(xiàn)。線選法的優(yōu)點是適用于擴展芯片較多的場合，芯片地址連續(xù)，地址空間利用率高，缺點是接線復雜。

單片微機原理及應用》教學課件圖8-3用線選法擴展多片存儲器表8-1圖8-3中外擴存儲器的地址空間分配芯片序號存儲器容量A15A14A13A12~A0地址編碼U327648K1100000000000000~1111111111111C000H~DFFFHU427648K1010000000000000~1111111111111A000H~BFFFHU562648K0110000000000000~11111111111116000H~7FFFH單片微機原理及應用》教學課件圖8-4用譯碼法擴展多片存儲器表8-2圖8-4中外擴存儲器的地址空間分配芯片序號存儲器容量A15A14A13A12~A0地址編碼U327648K0000000000000000~11111111111110000H~1FFFHU427648K0010000000000000~11111111111112000H~3FFFHU562648K0100000000000000~11111111111114000H~5FFFHU662648K0110000000000000~11111111111116000H~7FFFH單片微機原理及應用》教學課件第二節(jié)簡單I/O口擴展一、簡單的并行輸入、輸出口擴展電路AT89S51單片機是將外部I/O口和外部RAM單元統(tǒng)一編址的，這樣每個擴展的接口如同一個擴展的外部RAM單元一樣。因此，訪問外部I/O接口和訪問外部RAM單元一樣，都是使用MOVX類指令。圖8-8簡單的輸入、輸出口擴展電路單片微機原理及應用》教學課件例8.1

以圖8-8為例，其中74HC244外接8個按鍵，74HC273接8個發(fā)光二極管，單片機通過74HC244讀取按鍵狀態(tài)，然后將按鍵狀態(tài)送給74HC273點亮對應的發(fā)光二極管。解：（1）硬件設計硬件設計如圖8-9所示，所需元件如表8-5所列。圖8-9串行端口輸出擴展硬件仿真圖和效果圖單片微機原理及應用》教學課件二、用串行口擴展I/O口圖8-10利用串行口擴展并行輸入口圖8-11利用串行口擴展并行輸出口

單片微機原理及應用》教學課件第三節(jié)單片機和CPLD接口設計單片機與CPLD的接口方式一般有兩種，即總線方式與獨立方式。圖8-12CPLD/FPGA與AT89S51單片機的總線接口通信邏輯圖單片微機原理及應用》教學課件一、設計思路圖8-13AT89S51單片機總線接口方式工作時序單片微機原理及應用》教學課件二、VHDL源程序LIBRARYIEEE;--51單片機讀寫電路USEIEEE.STD_LOGIC_1164.ALL;ENTITYMCS_51IS--文件名為MCS_51.vhdPORT(--與AT89S51接口的各端口定義:P0:INOUTSTD_LOGIC_VECTOR(7DOWNTO0);--雙向地址/數據口P2:INSTD_LOGIC_VECTOR(7DOWNTO0); --高8位地址線RD,WR:INSTD_LOGIC; --讀、寫允許ALE:INSTD_LOGIC; --地址鎖存READY:INSTD_LOGIC; --待讀入數據準備就緒標志位AD_CS:OUTSTD_LOGIC; --A/D器件片選信號DATAIN1:INSTD_LOGIC_VECTOR(7DOWNTO0);--單片機待讀回信號LATCH1:INSTD_LOGIC; --讀回信號鎖存DATOUT1:OUTSTD_LOGIC_VECTOR(7DOWNTO0);--鎖存輸出數據1DATOUT2:OUTSTD_LOGIC_VECTOR(7DOWNTO0));--鎖存輸出數據2ENDMCS_51;ARCHITECTUREARTOFMCS_51ISSIGNALLATCH_ADDRES:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLATCH_OUT1:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLATCH_OUT2:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLATCH_IN1:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALWR_ENABLE1:STD_LOGIC;單片微機原理及應用》教學課件

SIGNALWR_ENABLE2:STD_LOGIC;BEGINPROCESS(ALE)--低8位地址鎖存進程BEGIN IFALE'EVENTANDALE='0'THENLATCH_ADDRES<=P0; --ALE的下降沿將P0口的低8位地址 ENDIF; --鎖入鎖存器LATCH_ADDRES中ENDPROCESS;PROCESS(P2,LATCH_ADDRES)--WR寫信號譯碼進程1BEGINIF(LATCH_ADDRES="11110101")AND(P2="01101111")THEN--地址為6FF5HWR_ENABLE1<=WR; --寫允許ELSEWR_ENABLE1<='1';ENDIF;--寫禁止ENDPROCESS;

PROCESS(WR_ENABLE1)--數據寫入寄存器1BEGIN IFWR_ENABLE1'EVENTANDWR_ENABLE1='1'THEN LATCH_OUT1<=P0; ENDIF;ENDPROCESS;單片微機原理及應用》教學課件PROCESS(P2,LATCH_ADDRES)--WR寫信號譯碼進程2BEGIN IF(LATCH_ADDRES="11110011")AND(P2="00011111")THEN--地址為1FF3H WR_ENABLE2<=WR; --寫允許 ELSEWR_ENABLE2<='1';ENDIF; --寫禁止ENDPROCESS;PROCESS(WR_ENABLE2)--數據寫入寄存器2BEGIN IFWR_ENABLE2'EVENTANDWR_ENABLE2='1'THEN LATCH_OUT2<=P0; ENDIF;ENDPROCESS;PROCESS(P2,LATCH_ADDRES,READY,RD) --8031對PLD中數據讀入進程BEGIN IF(LATCH_ADDRES="01111110")AND(P2="10011111") AND(READY='1')AND(RD='0')THEN P0<=LATCH_IN1;--寄存器中的數據讀入P0口 ELSEP0<="ZZZZZZZZ";--禁止讀數,P0口呈高阻態(tài) ENDIF; ENDPROCESS;單片微機原理及應用》教學課件PROCESS(LATCH1)--外部數據進入CPLD進程BEGINIFLATCH1'EVENTANDLATCH1='1'THEN LATCH_IN1<=DATAIN1;ENDIF;ENDPROCESS;PROCESS(LATCH_ADDRES)--A/D工作控制片選信號輸出進程BEGIN IF(LATCH_ADDRES="00011110")THEN AD_CS<='0'; --允許A/D工作 ELSEAD_CS<='1'; ENDIF; --禁止A/D工作ENDPROCESS;DATOUT1<=LATCH_OUT1;DATOUT2<=LATCH_OUT2;EndART;單片微機原理