第三章內(nèi)存儲(chǔ)器第1頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月本章學(xué)習(xí)目標(biāo)半導(dǎo)體存儲(chǔ)器及閃存的組成及功能。半導(dǎo)體存儲(chǔ)器性能參數(shù)以及芯片的組成方式。16位和32位微處理器存儲(chǔ)地址空間的硬件組織方式。第2頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月存儲(chǔ)器層次結(jié)構(gòu)第3頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1半導(dǎo)體存儲(chǔ)器3.1.1ROM（ReadOnlyMemory)ROM的特點(diǎn)是斷電后不丟失其中存儲(chǔ)的程序和數(shù)據(jù)。ROM中的信息寫入通常在脫機(jī)狀態(tài)下用電氣方式進(jìn)行，即對(duì)ROM編程。ROM一般由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器組成。第4頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.1ROM1掩膜ROM常稱為ROM，行選字、列選位。列的位線上連或沒(méi)有連管子，由二次光刻版圖形（掩膜）決定。

第5頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.1ROM2.PROM一次可編程ROM熔絲ROM，通過(guò)熔絲有、無(wú)表示兩種狀態(tài)。（1）字選中，基極為“1”，射極為“1” 連熔絲：T1導(dǎo)通，輸出“0” 無(wú)熔絲：T1截止，輸出“1”（2）出廠時(shí)熔絲都連，寫入編程Ec->12V 要寫入的Di端為“1”（斷開(kāi)），DW導(dǎo)通，T2導(dǎo)通， 大電流流過(guò)熔絲，燒斷 不寫入的Di端為“0”（接地），DW不通，T2截止， 無(wú)電流流過(guò)熔絲，不斷（3）用途：標(biāo)準(zhǔn)程序、圖表、常數(shù)、字庫(kù)等第6頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.可擦可編程ROM（EPROM）

紫外線照射整體擦去，專用編程器寫入信息。寫入：D、S加25V，瞬間擊穿，電子進(jìn)入FG，設(shè)為“0”，未寫的仍為“1”，無(wú)電子，VT不變讀出：D、S加5V，F(xiàn)G無(wú)電子，VT＝VT1，G上電壓使FAMOS 導(dǎo)通，輸出“1”；FG有電子，VT＝VT0，G上電壓不能 使FAMOS導(dǎo)通，輸出“0”。擦去：用紫外線通過(guò)窗口照射，電子被激發(fā)成為光電流泄 漏， 都無(wú)電子，恢復(fù)為全“1”狀態(tài)

3.1.1ROM第7頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.1ROM（1）EPROM基本存儲(chǔ)電路工作原理N溝FAMOS管的結(jié)構(gòu)浮柵積存電荷與閥值的關(guān)系第8頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.1ROMPGM

Vpp

數(shù)據(jù)線讀出001+5V輸出待機(jī)1××+5V高阻，功耗為最大值1/4

編程010

+25V輸入，所有單元為“1”檢驗(yàn)001

+25V

輸出禁止編程1××+25V高阻（2）EPROM引腳配置和工作方式EPROM2764：8K×8b，28腳DIP，地址線A12－A0，數(shù)據(jù)線O7－O0，Vpp偏電源，Vcc電源，GND地線。

2764的工作方式:第9頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月4.EEPROM（1）EEPROM芯片的應(yīng)用特性電可擦可編程ROM（EEPROM）字節(jié)寫入、同時(shí)擦除，內(nèi)部集成了擦除和編程電路.非易失性，讀寫與RAM類似，但寫入時(shí)先擦除，時(shí)間稍長(zhǎng)。2817：2K×8b，28腳DIP，地址線A10－A0，數(shù)據(jù)線I/O7-I/O0，片選，輸出允許，寫允許，RDY/準(zhǔn)備好/忙，Vcc，GND，3個(gè)引腳NC2816:2K×8b，24腳DIP，與2817基本相同。2817有擦寫完畢信號(hào)端RDY/，在擦寫操作期間RDY/為低電平，全部擦寫完畢時(shí)，RDY/為高電平。3.1.1ROM第10頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.1ROMRDY/數(shù)據(jù)線讀出001

高阻

輸出未選中1××

高阻

高阻字節(jié)編程0100->1輸入字節(jié)擦除

編程前自動(dòng)擦除（2）EEPROM引腳配置和工作方式2817工作方式第11頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月1.基本存儲(chǔ)電路六管靜態(tài)單元工作原理4個(gè)MOS管交叉耦合成雙穩(wěn)FF雙穩(wěn)與選通管V5、V6組成存儲(chǔ)單元V5、V6接行選，V7、V8接列選。列選管V7、V8全列共用R：FF狀態(tài)由V5、V6傳至和DW：0：＝1，D＝0，使V1截止，V3導(dǎo)通，＝1，Q＝0；1：＝0，D＝1，使V1導(dǎo)通，V3截止，＝0，Q＝13.1.2SRAM第12頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.2SRAM六管NMOS基本存儲(chǔ)電路第13頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.2SRAM

QV1V2V3V4NMOS10止通通通01通通止通CMOS10止通通止01通止止通第14頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.2SRAMRAM芯片第15頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月1.DRAM基本存儲(chǔ)電路行選控制V導(dǎo)通、截止，使存儲(chǔ)電容Cs與數(shù)據(jù)線D接通、斷開(kāi)，控制R/W。W：D＝1，對(duì)Cs充電至高電壓；D＝0，Cs放電至低電壓。

R：Cs電荷在Cs、Cn上分配

D上電位相應(yīng)變化，通過(guò)讀放電路檢出是讀“0”或“1”。

電荷重新分配，破壞性讀，需要重寫。刷新：Cs容量小，電荷泄漏，2ms內(nèi)可保持邏輯電 平，2ms必須刷新一次。3.1.3DRAM第16頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.3DRAM單管NMOS基本存儲(chǔ)電路第17頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.3DRAM2.DRAM刷新刷新周期和刷新時(shí)間間隔刷新周期：刷新按行進(jìn)行，每刷新一行所需時(shí)間為刷新周期。刷新時(shí)間間隔：在這段時(shí)間內(nèi)DRAM的所有單元將被刷新一遍，一般DRAM的刷新時(shí)間間隔為2ms。（1）刷新方式集中刷新：刷新間隔時(shí)間前段用于R/W等，后段用于刷新；分散刷新：系統(tǒng)周期時(shí)間前段用于R/W等，后段用于刷新；透明刷新：存儲(chǔ)器周期中的空閑時(shí)間用于刷新，或機(jī)器執(zhí)行內(nèi)部操作時(shí)間。第18頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.3DRAM

（2）刷新控制方式異步控制方式刷新（>）訪存異步請(qǐng)求Mem刷新/訪存同步控制方式利用CPU不訪存時(shí)間刷新Mem半同步控制方式時(shí)鐘上升沿訪存，時(shí)鐘下降沿刷新第19頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.3DRAM3．DRAM芯片4164：64K×1b，16引腳，HMOS工藝，TTL電平，一空腳可升級(jí)至256Kb。2ms刷新一遍，共用128刷新周期，每次2行共512單元。4．DRAM控制器實(shí)現(xiàn)地址多路、定時(shí)刷新、刷新地址計(jì)數(shù)、仲裁、定時(shí)信號(hào)發(fā)生的功能。第20頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月4164框圖第21頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月4164引腳排列圖第22頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月DRAM控制器邏輯框圖第23頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.4RAM新技術(shù)1．?dāng)U展數(shù)據(jù)輸出RAM（EDORAM）在當(dāng)前的R/W周期中啟動(dòng)下一個(gè)連續(xù)地址的存儲(chǔ)單元的R/W周期。在普通DRAM外部增加EDO控制電路，存取速度可提高30％；EDORAM工作時(shí)與CPU外頻時(shí)鐘不同步。2．同步DRAM（SDRAM）DRAM用CPU的外頻時(shí)鐘同步工作，解決兩者速度匹配。3．高速緩存DRAM（CDRAM）高速SRAM存儲(chǔ)單元集成在DRAM芯片內(nèi)，作為其內(nèi)部cache，cache和DRAM之間通過(guò)片上總線連接。第24頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.5閃存（FlashMemory）電可擦非易失性存儲(chǔ)器與EEPROM的區(qū)別：閃存是按塊而不是按字節(jié)擦寫； 單管存儲(chǔ)單元結(jié)構(gòu)比DRAM小，但寫操作比RAM寫周期長(zhǎng)。1．整體擦除閃存整個(gè)存儲(chǔ)陣列是一塊，擦除時(shí)整塊單元全為“1”。擦除和寫入操作命令送命令REG，進(jìn)行操作。

28F020：256K×8b＝2Mb

擦除之前有的單元可為00H，擦除之后所以字節(jié)都為FFH。第25頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月28F020第26頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月２．自舉塊閃存非對(duì)稱塊結(jié)構(gòu)可獨(dú)立R/W

自舉塊：系統(tǒng)自舉代碼。系統(tǒng)加電，自舉程序從自舉塊拷 到RAM引導(dǎo)。（頂自舉和底自舉）

參數(shù)塊：系統(tǒng)配置表及查找表。

主塊：3.3V或5V自舉塊應(yīng)用的數(shù)據(jù)或代碼。智能電壓自動(dòng)檢測(cè)并調(diào)整電壓至Vpp：5V或12V寫保護(hù)編程電壓Vcc：可被封鎖、寫保護(hù)：WP=0。自動(dòng)擦除和寫入操作

使用CUI、狀態(tài)寄存器和寫狀態(tài)機(jī)實(shí)現(xiàn)。

28F004-B

3.1.5閃存主塊參數(shù)塊8KB參數(shù)塊8KB自舉塊16KB第27頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.1.5閃存３．快擦寫文件閃存可分為大小相同、獨(dú)立擦寫的塊。適用大型代碼和數(shù)據(jù)存儲(chǔ)；如：閃存卡和閃存驅(qū)動(dòng)器。28F0168A：32×64KB＝2MB類似28F004引腳與控制信號(hào)；支持塊封鎖機(jī)制；獨(dú)立塊狀態(tài)寄存器：控制位和狀態(tài)位。

第28頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.2存儲(chǔ)器地址空間的硬件組織

3.2.116位CPU中存儲(chǔ)器地址空間3.2.232位CPU中存儲(chǔ)器地址空間第29頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.2.116位CPU中存儲(chǔ)器地址空間

A0BHE

數(shù)據(jù)00

同時(shí)訪問(wèn)兩體D15~D8D7~D001

偶體

D7~D010

奇體D15~D811

兩體均未選中對(duì)準(zhǔn)字方式：從偶地址開(kāi)始，一個(gè)總線周期訪問(wèn)2個(gè)體D15～D0非對(duì)準(zhǔn)字方式：從奇地址開(kāi)始， 第1個(gè)總線周期訪問(wèn)奇體低8位在D15～D8

第2個(gè)總線周期訪問(wèn)偶體高8位在D7～D0第30頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月8086中存儲(chǔ)器的組成第31頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.2.232位CPU中存儲(chǔ)器地址間的硬件組織

第32頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月對(duì)準(zhǔn)非對(duì)準(zhǔn)第33頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月A31～A2，3～0，尋址4GB，4個(gè)體Bank3～Bank0高30位地址（A31～A2）相同的字和雙字是對(duì)準(zhǔn)字和對(duì)準(zhǔn)雙字，存取需1個(gè)總線周期；非對(duì)準(zhǔn)字和非對(duì)準(zhǔn)雙字的存取需2個(gè)總線周期，第1個(gè)總線周期起始于0=0。3.2.232位CPU中存儲(chǔ)器地址空間第34頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月非對(duì)準(zhǔn)雙字的數(shù)據(jù)傳送第35頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.3PC/XT存儲(chǔ)器子系統(tǒng)

PC/XT機(jī)中RAM子系統(tǒng)采用4164（64KX1）DRAM芯片，有4組芯片，每組9片，其中8片構(gòu)成64KB容量的存儲(chǔ)器，1片用于奇偶校驗(yàn)，4組DRAM芯片構(gòu)成XT機(jī)系統(tǒng)板上256KB容量的內(nèi)存。第36頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月3.3.1和生成電路第37頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月

１．PROM：24S10的I/O關(guān)系（256X4位的ROM）S1，S2為輸出控制端，當(dāng)S2S1=“LL”時(shí)，Q3~Q0有輸出。A7A6A5A4A3A2A1A0Q3Q2Q1Q0

地址范圍E2-4E2-2SW4SW3A19A18A17A16空BARAM選擇11000000(F0)1001(9)00000-0FFFFH系統(tǒng)板RAM64KB11010000(F0)1001(9)00000-0FFFFH系統(tǒng)板RAM128KB01(F1)1011(B)10000-1FFFFH11100000(F0)1001(9)00000-0FFFFH01(F1)1011(B)10000-1FFFFH系統(tǒng)板RAM192KB10(F2)1101(D)20000-2FFFFH11110000(F0)1001(9)00000-0FFFFH01(F1)1011(B)10000-1FFFFH10(F2)1101(D)20000-2FFFFH系統(tǒng)板RAM256KB11(F3)1111(F)30000-3FFFFH第38頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月２．行選3～0R/WG1：/有效與CBAi2A：無(wú)效（非刷新）1000Bank0

2B：有效1011

Bank1（）1102Bank21113Bank3刷新=0DACK0=1與非3=2=1=0=0=0U69-6=1i

均無(wú)效3.3.1行選信號(hào)和列選信號(hào)生成電路第39頁(yè)，課件共49頁(yè)，創(chuàng)作于2023年2月U342選1：LS158S=0鎖存A組LS158S=1鎖存B組U40

=0

=0

A7～A0A15～A8