./《數(shù)字電子技術基礎教程》習題與參考答案〔2010．1第1章習題與參考答案[題1-1]將下列十進制數(shù)轉換為二進制數(shù)、八進制數(shù)、十六進制數(shù)?！?25；〔243；〔356；〔478解：〔125=〔110012=〔318=〔1916〔243=〔1010112=〔538=〔2B16〔356=〔1110002=〔708=〔3816〔4〔10011102、〔1168、〔4E16[題1-2]將下列二進制數(shù)轉換為十進制數(shù)?！?10110001；〔210101010；〔311110001；〔410001000解：〔110110001=177〔210101010=170〔311110001=241〔410001000=136[題1-3]將下列十六進制數(shù)轉換為十進制數(shù)?！?FF；〔23FF；〔3AB；〔413FF解：〔1〔FF16=255〔2〔3FF16=1023〔3〔AB16=171〔4〔13FF16=5119[題1-4]將下列十六進制數(shù)轉換為二進制數(shù)?！?11；〔29C；〔3B1；〔4AF解：〔1〔1116=〔000100012〔2〔9C16=〔100111002〔3〔B116=〔101100012〔4〔AF16=〔101011112[題1-5]將下列二進制數(shù)轉換為十進制數(shù)。〔11110.01；〔21010.11；〔31100.101；〔41001.0101解：〔1〔1110.012=14.25〔2〔1010.112=10.75〔3〔1001.01012=9.3125[題1-6]將下列十進制數(shù)轉換為二進制數(shù)?！?20.7；〔210.2；〔35.8；〔4101.71解：〔120.7=〔10100.10112〔210.2=〔1010.00112〔35.8=〔101.11002〔4101.71=〔1100101.10112[題1-7]寫出下列二進制數(shù)的反碼與補碼〔最高位為符號位?！?01101100；〔211001100；〔311101110；〔411110001解：〔101101100是正數(shù),所以其反碼、補碼與原碼相同,為01101100〔211001100反碼為10110011,補碼為10110100〔311101110反碼為10010001,補碼為10010010〔411110001反碼為10001110,補碼為10001111[題1-8]將下列自然二進制碼轉換成格雷碼。000；001；010；011；100；101；110；111解：格雷碼：000、001、011、010、110、111、101、100[題1-9]將下列十進制數(shù)轉換成BCD碼。25；〔234；〔378；〔4152解：〔125=〔00100101BCD〔234=〔00110100BCD〔378=〔01111000BCD〔4152=〔000101010010BCD[題1-10]試寫出3位和4位二進制數(shù)的格雷碼。解：4位數(shù)格雷碼；0000、0001、0011、0010、0110、0111、0101、0100、1100、1101、1111、1010、1011、1001、1000、第2章習題與參考答案圖題2-1解：圖題2-2解：圖題2-3解：圖題2-4解：[題2-5]試設計一邏輯電路,其信號A可以控制信號B,使輸出Y根據(jù)需要為Y=B或Y=。解：可采用異或門實現(xiàn),,邏輯電路如下：[題2-6]某溫度與壓力檢測裝置在壓力信號A或溫度信號B中有一個出現(xiàn)高電平時,輸出低電平的報警信號,試用門電路實現(xiàn)該檢測裝置。解：壓力信號、溫度信號與報警信號之間的關系為：,有如下邏輯圖。[題2-7]某印刷裁紙機,只有操作工人的左右手同時按下開關A與B時,才能進行裁紙操作,試用邏輯門實現(xiàn)該控制。解：開關A、B與裁紙操作之間的關系為,邏輯圖如下：[題2-8]某生產設備上有水壓信號A與重量信號B,當兩信號同時為低電平時,檢測電路輸出高電平信號報警,試用邏輯門實現(xiàn)該報警裝置。解：水壓信號A、重量信號B與報警信號之間的關系為,邏輯圖如下：[題2-9]如果如下乘積項的值為1,試寫出該乘積項中每個邏輯變量的取值。〔1AB；〔2；〔3；〔4解：〔1A=1,B=1〔2A=1、B=1、C=0〔3A=0,B=1,C=0〔4A=1,B=0或C=1[題2-10]如果如下和項的值為0,試寫出該和項中每個邏輯變量的取值?！?；〔2；〔3；〔4解：〔1A=0,B=0〔2A=0,B=1或C=1〔3A=1,B=0,C=1〔4A=0,B=1或C=0[題2-11]對于如下邏輯函數(shù)式中變量的所有取值,寫出對應Y的值?！?；〔2解：〔1ABCY00000010010001101001101111001111〔2當A取1時,輸出Y為1,其他情況Y=0。[題2-12]試證明如下邏輯函數(shù)等式。〔1；〔2；〔3解：〔1左邊右邊〔2左邊=右邊〔3左邊=[題2-13]對如下邏輯函數(shù)式實行摩根定理變換。〔1；〔2；〔3；〔4解：〔1〔2〔3〔4[題2-14]試用代數(shù)法化簡如下邏輯函數(shù)式?！?；〔2；〔3解：〔1=A〔2=C〔3=A[題2-15]試用代數(shù)法將如下邏輯函數(shù)式化簡成最簡與或式。〔1；〔2；〔3解：〔1〔2=〔3=[題2-16]試用代數(shù)法將如下邏輯函數(shù)式化簡成最簡與或式。〔1；〔2；〔3解：〔1=〔2=〔3=ABC[題2-17]將如下邏輯函數(shù)式轉換成最小項之和形式。〔1；〔2；〔3；〔4解：〔1=〔2=〔3=〔4[題2-18]試用卡諾圖化簡如下邏輯函數(shù)式?！?； 〔2；〔3； 〔4解：〔1〔2；〔3〔4[題2-19]試用卡諾圖化簡如下邏輯函數(shù)式。解：〔1；〔2；〔3[題2-20]試用卡諾圖化簡如下具有任意項的邏輯函數(shù)式。解：〔1；〔2；〔3[題2-21]將如下邏輯函數(shù)式畫成真值表。解：〔1；ABCY100000010010001111000101011011111〔2；ABCY00000010010001111000101111001111〔3ABCY00000010010001111001101111001111[題2-22]將如下邏輯函數(shù)式畫成真值表。解：〔1；ABCY00000010010101101000101111001111〔2ABCDY00001000100010000110010000101101101011101000010011101001011011000110101110011110[題2-23]寫出圖題2-23所示邏輯電路的邏輯函數(shù)式。圖題2-23解：〔1〔2[題2-24]畫出如下邏輯函數(shù)式的邏輯電路圖。〔1；〔2；〔3；〔4表題2-25ABCY0表題2-25ABCY00000011010001101001101111001111[題2-26]用與非門實現(xiàn)如下邏輯函數(shù)?！?=〔2=〔3=[題2-27]用或非門實現(xiàn)題2-26中的邏輯函數(shù)?！?=〔2=〔3=第3章習題與參考答案[題3-1]試畫出74HC與74LS系列邏輯門電路的輸出邏輯電平與輸入邏輯電平示意圖。解：74HC系列〔5V：74LS系列：[題3-2]某邏輯門的輸入低電平信號圍為3～12V,輸入高電平圍為3～12V。若該邏輯門的輸入電壓值為5V、8V、+5V、+8V,對于正邏輯約定,這些電壓值各代表什么邏輯值？若是采用負邏輯約定,這些電壓值各代表什么邏輯值？解：－5V、－8V代表邏輯0；+5V、+8V代表邏輯1若是復邏輯：－5V、－8V代表邏輯1；+5V、+8V代表邏輯0[題3-3]CMOS非門電路采用什么類型的MOS管？解：采用一個PMOS管和一個NMOS管。[題3-4]試確定圖題3-4所示的MOS管中,哪些是導通的？哪些是截止的？圖題3-4解：〔a通；〔b通；〔c通；〔d通[題3-5]試分析圖題3-5所示MOS電路的邏輯功能,寫出Y端的邏輯函數(shù)式,并畫出邏輯圖。圖題3-5解：ABCDY00001000100010000110010010101001100011101000110010101001011011000110101110011110ABCDY00001000110010100111010010101101101011101000110011101011011011001110111110111110[題3-6]請查閱74HC04手冊,確定該器件在4.5V電源時的高電平與低電平噪聲容限。解：查手冊74HC04,VCC=4.5V時：VIHmin=3.15V,VILmax=1.35V20μA負載電流時：VOHmin=4.4V,VOLmax=0.1VVNL=VILmax－VOLmax=1.35V－0.1V=1.25VVNH=VOHmin－VIHmin==4.4V－3.15V=1.25V4mA負載電流時：VOHmin=4.18V,VOLmax=0.26VVNL=VILmax－VOLmax=1.35V－0.26V=1.09VVNH=VOHmin－VIHmin==4.18V－3.15V=1.03V[題3-7]某門電路的輸出電流值為負數(shù),請確定該電流是拉電流還是灌電流。解：流出芯片的電流為負數(shù),因此為拉電流。[題3-8]請查閱74HC04手冊,確定該器件在拉電流4mA負載時,可否保持VOHmin>4V〔VCC=4.5V。解：可以保持VOH>4V,因為VOHmin=4.18V[題3-9]請查閱74HC04手冊,確定該器件在灌電流4mA負載時,可否保持VOLmax<0.4V〔VCC=4.5V。解：可以保持VOL<0.4V,因為VOLmax=0.26V。解：若輸出高電平為VCC-0.1V時,高電平扇出系數(shù)NH=IOHmax/IIH=0.02mA/1μA=20若扇出低電平為0.1V時,低電平扇出系數(shù)NL=IOLmax/IIL=0.02mA/1μA=20[題3-11]查閱商業(yè)溫度圍的74HC00芯片手冊,回答如下問題：〔1電源電壓圍；〔2輸出高電平電壓圍；〔3輸出低電平電壓圍；〔4輸入高電平電壓圍〔5輸入低電平電壓圍；〔6該芯片的靜態(tài)電源電流；〔7典型傳播延遲時間；〔8扇出系數(shù)。解：〔1電源電壓圍2~6V〔2輸出高電平圍：當IOH≤20μA時：〔Vcc－0.1V~Vcc當Vcc=3V、|IOH|≤2.4mA時：2.34V~3V當Vcc=4.5V、|IOH|≤4mA時：3.84V~4.5V當Vcc=6V、|IOH|≤5.2mA時：5.34V~6V〔3輸出低電平圍：當IOL≤20μA時：GND+0.1V當Vcc=3V、|IOL|≤2.4mA時：0V~0.33V當Vcc=4.5V、|IOL|≤4mA時：0V~0.33V當Vcc=6V、|IOL|≤5.2mA時：0V~0.33V〔4輸入高電平電壓圍當Vcc=2V時,1.5V~2V當Vcc=3V時,2.1V~3V當Vcc=4.5V時,3.15V~4.5V當Vcc=6V時,4.2V~6V〔5輸入低電平電壓圍；當Vcc=2V時,0V~0.5V當Vcc=3V時,0V~0.9V當Vcc=4.5V時,0V~1.35V當Vcc=6V時,0V~1.8V〔6該芯片的靜態(tài)電源電流；6V時：2μA/每封裝〔7典型傳播延遲時間；Vcc=2V時,tPHL=tPLH=75ns；Vcc=3V時,tPHL=tPLH=30ns；Vcc=4.5V時,tPHL=tPLH=15ns；Vcc=2V時,tPHL=tPLH=13ns；〔8扇出系數(shù)。如果保證輸出電流小于20μA時輸出高低電平,則由于輸入漏電流為±1μA,因此有扇出系數(shù)為20。[題3-12]請敘述CMOS數(shù)字電路輸入端不能懸空的原因。解：因為CMOS電路的輸入端具有非常高的輸入阻抗,容易受到干擾,一旦受到干擾后,會使輸出電平發(fā)生轉換,產生功耗,因此輸入端不能懸空,應該連接確定的邏輯電平。[題3-13]去耦電容的安裝位置與芯片電源引腳之間的距離有何關系？解：去耦電容的作用是消除芯片動作對電源電流的影響,或是消除電源電壓波動對芯片的影響,因此越接近芯片的電源引腳越好。[題3-14]門電路有哪兩個重要時間參數(shù)？各有何意義？解：一個是輸出瞬變時間,門電路的輸出從一個狀態(tài)向另外一個狀態(tài)轉換需要的過渡時間。另外一個是傳輸延遲時間,是輸入信號變化到輸出信號變化之間需要的時間。[題3-15]某CMOS開漏輸出門驅動發(fā)光二極管,若電源電壓為5V,發(fā)光二極管電流為5mA,發(fā)光管壓降為1.8V,試計算上拉電阻值。解：忽略開漏輸出門的管壓降,上拉電阻R≈〔5-1.8/5=0.64kΩ[題3-16]試判斷圖題3-16中哪個三極管是導通或是截止的。圖題3-16解：〔a導通；〔b截止；〔c導通；〔d截止[題3-17]請查閱74LS00手冊,確定該門的高電平與低電平噪聲容限。解：查手冊74LS00,VCC=5V時：VIHmin=2V,VILmax=0.8V-400μA拉電流時：VOHmin=2.7V；8mA灌電流時,VOLmax=0.5V低電平噪聲容限：VNL=VILmax－VOLmax=0.8V－0.5V=0.3V高電平噪聲容限：VNH=VOHmin－VIHmin==2.7V－2V=0.7V[題3-18]請回答TTL電路的灌電流能力強還是拉電流能力強？解：灌電流能力為8mA,拉電流能力為0.4mA,因此灌電流能力強。[題3-19]試計算74LS系列門驅動74LS系列門時的扇出系數(shù)。解：查手冊可知,IIH=20μA；IIL=－0.4mA因此有NH=IOHmax/IIHmax=400/20=20NL=IOLmax/IILmax=8/0.4=20[題3-20]當74LS系列門電路采用拉電流方式驅動流過5mA電流的發(fā)光二極管時,出現(xiàn)什么情況？若是采用74HC系列電路驅動,有什么不同嗎？解：74LS下列電路的拉電流能力只有0.4mA,因此驅動發(fā)光二極管時,二極管亮度很?。欢捎?4HC系列電路時,有足夠的驅動能力使發(fā)光二極管發(fā)光。[題3-21]連接5V電壓的上拉電阻要保持15個74LS00輸入為高電平,上拉電阻的最大阻值是多少？若按照計算的最大阻值,高電平噪聲容限為多少？解：若使上拉高電平與74LS輸出高電平VOHmin相同,則有Rmax=〔Vcc－VOHmin/〔15×IIHmax=〔5－2.7/〔15×20μA=7.66kΩ選為7.5kΩ。對于所選7.5kΩ電阻,有上拉高電平=5－〔7.5kΩ×〔15×20μA=2.75V,因此有噪聲容限為0.75V。[題3-22]有源輸出〔圖騰柱與集電極開路〔OC輸出之間有什么區(qū)別？解：OC門輸出端只能輸出低電平和開路狀態(tài),其輸出級需要上拉電阻才能輸出高電平,且上拉電源可以與芯片電源不同,因此常用于不同電源電壓芯片之間實現(xiàn)信號電平變換,OC門輸出端可以并聯(lián)實現(xiàn)線與；有源輸出可以輸出低電平與高電平,兩個有源輸出端連接在一起時,若是一個輸出端輸出高電平,另外一個輸出端輸出低電平時,可引起較大電流損壞輸出級。[題3-23]查閱商業(yè)溫度圍的74LS00芯片手冊,回答如下問題：〔1電源電壓圍；〔2輸出高電平電壓圍；〔3輸出低電平電壓圍；〔4輸入高電平電壓圍；〔5輸入低電平電壓圍；〔6該芯片的電源電流；〔7典型傳播延遲時間；〔8扇出系數(shù)。解：〔1電源電壓圍4.75~5.25V〔2輸出高電平圍：當|IOH|≤0.4mA時：2.7V~5V〔3輸出低電平圍：當IOL≤8mA時：0~0.5V〔4輸入高電平電壓圍：2V~5V〔5輸入低電平電壓圍；0~0.8V〔6該芯片的靜態(tài)電源電流；5.5V時：ICCH=1.6mA/每封裝5.5V時：ICCL=4.4mA/每封裝〔7典型傳播延遲時間；tPHL=10ns；tPLH=9ns；〔8扇出系數(shù)。高電平輸入電流IIH=20μA,輸出IOH為400μA,因此高電平扇出系數(shù)為20。低電平輸入電流IIL=0.4mA,輸出IOL為8mA,因此低電平輸出心事為20。[題3-24]試確定圖題3-24所示74LS門電路的輸出狀態(tài)〔設電源VCC為5V。圖題3-24解：Y1=高電平；Y2=開路；Y3=高電平；Y4=高阻；Y5=高電平；Y6=高電平Y7=高電平；Y8=高阻；Y9=高電平；Y10=高電平[題3-25]試確定圖題3-25所示74HC門電路的輸出狀態(tài)〔設電源VCC為5V。圖題3-25解：Y1=高電平；Y2=低電平；Y3=低電平[題3-26]試確定圖題3-26所示74LS門電路的輸出負載是灌電流還是拉電流,并確定最大電流值。圖題3-26解：〔1輸出低電平,因此是灌電流負載,保證輸出為0.5V時的最大電流值為8mA。〔2輸出高電平,因此是拉電流負載,保證輸出為2.7V時的最大電流值為0.4mA。[題3-27]寫出圖題3-27所示電路的邏輯函數(shù)式。若是每個門的IOL〔max=20mA,VOL〔max=0.25V,假設Y端連接10個TTL負載。試求電源電壓是5V情況下的最小上拉電阻值。圖題3-27解：邏輯函數(shù)式：若假設每個LSTTL低電平輸入電流為0.4mA,則有：Rmin=〔Vcc-VOLmax/〔IOLmax－10×0.4=〔5V－0.25V/〔20mA-4mA≈0.3kΩ[題3-28]圖題3-28所示的74LS電路中,若是VI1為下列情況時,VI2為多少？〔這里假設電壓表阻為50k?！?VI1懸空?！?VI1接低電平〔0.3V?！?VI1接高電平〔3.6V?！?VI1經過68電阻接地?！?VI1經過10k電阻接地。圖題3-28解：設肖特基二極管壓降為0.25V,晶體管發(fā)射結壓降0.6V,則有〔1V12≈1V；〔2V12≈0.3V；〔3V12≈1V；〔4V12≈0V；〔5V12≈1V；[題3-29]試說明如下各種門電路中哪些輸出端可以直接并聯(lián)使用？〔1具有推拉輸出〔圖騰柱的TTL電路。〔2TTL電路OC門?！?TTL電路三態(tài)門。〔4具有互補輸出〔非門結構的CMOS電路。〔5CMOS電路OD門。〔6CMOS電路三態(tài)門。解：〔2〔3〔5〔6可以。第4章習題與參考答案[題4-1]寫出圖題4-1的輸出邏輯函數(shù)式。圖題4-1解：〔1〔2[題4-2]使用與門、或門實現(xiàn)如下的邏輯函數(shù)式?！? 〔2 〔3解：[題4-3]〔1 〔2 〔3[題4-4]試寫出圖題4-4所示電路的邏輯函數(shù)式,列出真值表,并分析該電路的邏輯功能。圖題4-4解：ABCY100000010010001111000101111011111此電路是三人表決電路,只要有兩個人輸入1,輸出就是1。ABCDY200000000100010000110010000101001100011111000010010101001011111000110111110111110該電路在4個輸入中有3個為1時,輸出Y2為1。[題4-5]邏輯電路與其輸入端的波形如圖題4-5所示,試畫出邏輯電路輸出端Y的波形。圖題4-5解：[題4-6]圖題4-6所示的邏輯電路中,與非門為74LS00,或非門是74LS02,非門是74LS04。試分析該電路的最大傳輸延遲時間。圖題4-6解：74LS00、74LS02和74LS04的最大tPHL和tPLH都是15ns,因為A信號經過4級門達到輸出端X,因此最大傳輸延遲時間為4×15ns=60ns。[題4-7]圖題4-7所示的是家用報警器裝置,該裝置具有6個開關,各開關動作如下：圖題4-7人工報警開關M,該開關閉合時,報警信號ALARM=1,開始報警。報警使能開關EN,該開關閉合時,窗戶、門和車庫信號才能使ALARM=1。復位開關RST,該開關斷開時,取消報警。窗戶開關W,該開關平常處于閉合狀態(tài),一旦斷開,使ALARM=1,開始報警。門開關D,該開關平常處于閉合狀態(tài),一旦斷開,使ALARM=1,開始報警。車庫開關G,該開關平常處于閉合狀態(tài),一旦斷開,使ALARM=1,開始報警?！?試寫出圖示電路的邏輯函數(shù)式?！?〔3〔4試計算該電路的最大靜態(tài)功耗,若用5V電壓、800mA·h的電池供電,可以工作多長時間。各芯片靜態(tài)電源電流如下：六非門74HC04的電源電流ICC=2A；四2輸入與門74LS08的電源電流ICCH=4.8mA,ICCL=8.8mA。解：〔1圖示電路的邏輯函數(shù)式為：〔2三種邏輯電路之間的噪聲容限74HC04驅動74LS08,高電平噪聲容限為4.9V－2V=2.9V；低電平噪聲容限0.8V－0.26V=0.54V。74HCT的輸入信號兼容TTL,因此LS08電路可以驅動HCT32電路,因此噪聲容限計算如下：高電平噪聲容限=2.4V-2V=0.4V；低電平噪聲容限為0.8V-0.5V=0.3V。〔3輸入開關與邏輯電路之間、邏輯電路與9013晶體管之間是否正常動作輸入開關信號RST、D、G、W的與74HC04連接,由于HC系列電路的輸入電阻很大,只需要1μA電流,因此開關信號的高電平近似為5V,低電平近似為0,因此高電平噪聲容限為1.5V,低電平噪聲容限為1.5V；輸入開關信號EN與74LS08連接,74LS08低電平輸入電流為0.4mA,因下拉電阻為1kΩ,因此輸入低電平VIL為0.4V,因此低電平噪聲容限為0.8V－0.4V=0.4V,高電平噪聲容限為5V-2V=3V。輸入開關信號M與74HCT32連接,由于74HCT32的輸入電流為1μA,因此開關輸入信號的高電平接近于5V,低電平接近于0V,因此高電平噪聲容限為5V－2V=3V,低電平噪聲容限為0.8－1=0.8V；HCT32的高電平驅動能力在4mA時,可保證輸出高電平為4V,因此有9013三極管的基極電流為IB=〔VOHmax-VBE/R6=〔4V-0.7V/2.2kΩ=1.5mA。若9013的電流放大倍數(shù)為180倍,因此有臨界飽和集電極電流IC=1.5mA×180=270mA,也就是IC小于270mA時,9013處于飽和區(qū),大于270mA時9013處于放大區(qū)。若蜂鳴器SPK的工作電流為20mA,因此9013可以可靠飽和導通。〔4試計算該電路的最大靜態(tài)功耗,若用5V電壓、800mA·h的電池供電,可以工作多長時間。各芯片靜態(tài)電源電流如下：74HC04的靜態(tài)電流為2A。若是4個門都輸出高電平,每個驅動74LS08的高電平輸入電流為20A,共80A。ICC04=2A+4×20A=82A。74HCT32的靜態(tài)電流為20A；每個引腳附加電源電流0.5mA,則附加電源電流6×0.5mA=3.02mA；報警時,74HCT32在輸出高電平時,驅動三極管的基極電流為1.5mA。不報警時的電流：ICC32=20A+6×0.5mA=3.02mA報警時的電流：ICC32=20A+6×0.5mA+1.5mA=4.52mA74LS08的平均靜態(tài)電流ICC08=〔ICCH+ICCL/2=〔4.8mA+8.8mA/2=6.8mA。報警動作時流過上下拉電阻的最大電流IR=6×〔5V/1kΩ=6mA。不報警動作時,3個上下拉電阻的電流IR=3×〔5V/1kΩ=3mA。報警動作時的蜂鳴器工作電流ISPK=20mA。蜂鳴器不報警動作時的電源電流ICC為：ICC=ICC04+ICC32+ICC08+IR=0.082mA+3.02mA+6.8mA+3mA≈12.9mA若是采用若用5V電壓、800mA·h的電池供電,可以工作時間t=800/15.9≈61.5h。蜂鳴器動作時的電源電流ICC為：ICC=ICC04+ICC32+ICC08+IR+ISPK=0.082mA+4.52mA+6.8mA+6mA+20mA≈37.4mA若是蜂鳴器一直報警,5V電壓、800mA·h的電池只能工作約800/37.4≈20h。若要增加運行時間,需要全部使用HC系列芯片,同時將上下拉電阻阻值增加到400kΩ,則蜂鳴器不動作時的電源電流為：ICC=ICC04+ICC32+ICC08+IR=6A+8A+14A+12.5A×3=0.066mA這里所用的HC電路的靜態(tài)電流都是2A,每用一個引腳增加1A。3個上下拉電阻的電流為12.5A×3=37.5A。因此800mA·h的電池供電,可以工作時間t=800/0.066≈12121h,約為505天。[題4-8]試用74LS147、74LS04和74LS21組成一個0～9按鍵編碼器,要求輸出任一按鍵按下信號EN,并輸出高電平有效的編碼A3～A0。解：[題4-9]試用門電路設計4線-2線優(yōu)先編碼器,輸入、輸出信號都是高電平有效,要求任一按鍵按下時,GS為1,否則GS=0；還要求沒有按鍵按下時,EO信號為1,否則為0。解：DCBAA1A0GSEO0000000100010010001X011001XX10101XXX1110得到：邏輯電路如下圖所示。[題4-10]用3線-8線譯碼器74LS138和與非門實現(xiàn)如下多輸出函數(shù)。解：==[題4-11]試用3線-8線譯碼器74LS138和門電路實現(xiàn)一位二進制全減器〔輸入為被減數(shù)、減數(shù)與來自低位的借位；輸出為差和向高位的借位。要求用按鍵輸入減數(shù)、被減數(shù)和進位,發(fā)光二極管顯示減法結果。解：被減數(shù)減數(shù)借位差借位MNBSUBC0000000111010110110110010101001100011111[題4-12]試用74LS147、74LS46、74LS04與共陽數(shù)碼管等元件設計一個0～9按鍵輸入,數(shù)碼管顯示按鍵數(shù)字值的電路。解：[題4-13]試用門電路設計一個2選1數(shù)據(jù)選擇器。解：若是輸入信號為A、B,選擇信號為S,輸出信號為Y,則有：用門電路實現(xiàn)如下：[題4-14]試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)如下函數(shù)。解：=[題4-15]試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)一個代碼轉換電路,輸入為3位二進制代碼,輸出為3位格雷碼。解：ABCXYZ000000001001010011011010100110101111110101111100[題4-16]試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)4個開關控制一個燈的邏輯電路,要求改變任何一個開關的狀態(tài)都能控制燈的狀態(tài)〔由滅到亮,或反之。解：設D、C、B、A為四個開關,開關斷開輸出1,閉合輸出0；Y表示燈,1表示亮。DCBAY00000000110010100110010010101001100011111000110010101001011111000110111110111110[題4-17]試分析圖題4-17所示電路在S1、S0信號控制下,其輸入A、B與輸出Y之間的關系。圖題4-17解：由圖得到：S1S0Y00AB01A+B1011[題4-18]試采用門電路設計一個6線-1線數(shù)據(jù)選擇器。要求電路最簡單。解：根據(jù)題意,有如下函數(shù)式：就是用3-6譯碼器、與門和或門組成6-1選擇器,由于為不完全譯碼器,任意項m6和m7不出現(xiàn),因此可以化簡譯碼器邏輯函數(shù)。因此有下圖：[題4-19]試寫出圖題4-19所示加法器的輸出。圖題4-19解：COS2S1S0=1100[題4-20]對于圖題4-20所示波形作為輸入的74LS85電路,試畫出其輸出端的波形。圖題4-20解：[題4-21]對于圖題4-21所示波形作為輸入的電路,試畫出其輸出端的波形。解：圖題4-21[題4-22]試設計一個BCD代碼轉換成格雷碼的代碼轉換器。解：根據(jù)題意做真值表如下：DCBAWXYZ00000000000100010010001100110010010001100101011101100101011101001000110010011101用卡諾圖化簡：D+C因此有如下電路：[4-23]試設計一個檢測電路,當4位二進制數(shù)為0、2、4、6、8、10、12、14時,檢測電路輸出為1。解：DCBAY00001000100010100110010010101001101011101000110010101011011011001110101110111110得到：因此有電路如下：[4-24]某公司3條裝配線各需要100kW電力,采用兩臺發(fā)電動機供電,一臺100kW,另外一臺是200kW,3條裝配線不同時開工,試設計一個發(fā)電動機控制器,可以按照需求啟動發(fā)電動機以達到節(jié)電的目的。解：設C、B、A代表三條裝配線,G100代表100kW發(fā)電機,G200代表200kW發(fā)電機。CBAG100G2000000000110010100110110010101011100111111有邏輯圖如下：[題4-25]某單片機控制外部設備的電路如圖題4-25所示,圖中S1、S2是受控外部設備,單片機輸出地址為A7～A0,試求出設備S1與S2的地址碼。圖題4-25解：S1地址為：A7A6A5A4A3A2A1A01000X001100X0001S2地址為：A7A6A5A4A3A2A1A01000X100100X0100[題4-26]試用4線-16線譯碼器74154、16選1數(shù)據(jù)選擇器74150以及非門7404設計一個用6根線傳輸16線信號的電路〔需要查閱74154和74150數(shù)據(jù)手冊,了解這兩個芯片的功能。解：直接設計如下：[題4-27]試設計一個BCD輸入的4位數(shù)碼管掃描顯示電路,輸入信號為4位BCD碼與4位低電平有效的掃描信號〔使用共陽數(shù)碼管、BCD-7段譯碼器74LS247、雙4選1數(shù)據(jù)選擇器74LS153與三極管。[題4-28]某醫(yī)院有4間病房,各個房間按患者病情嚴重程度不同分類,1號房間患者病情最重,4號房間病情最輕。試用74LS148設計一個患者呼叫裝置,該裝置按患者的病情嚴重程度呼叫大夫〔按下按鈕相當于呼叫,就是若兩個或兩個以上的患者同時呼叫大夫,則只顯示病情重患者的呼叫。要求采用數(shù)碼管顯示房間號,并用蜂鳴器提示。解：直接設計,邏輯電路如下。第5章習題與參考答案[題5-1]畫出圖題5-1所示的SR鎖存器輸出端Q、端的波形,輸入端與的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-1解：[題5-2]畫出圖題5-2所示的SR鎖存器輸出端Q、端的波形,輸入端S與R的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-2解：[題5-3]畫出圖題5-3所示的電平觸發(fā)SR觸發(fā)器輸出端Q、端的波形,輸入端S、R與CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-3解：[題5-4]畫出圖題5-4所示的電平觸發(fā)D觸發(fā)器輸出Q端的波形,輸入端D與CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-4解：[題5-5]畫出圖題5-5所示的邊沿觸發(fā)D觸發(fā)器輸出端Q端的波形,輸入端D與CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-5解：[題5-6]畫出圖題5-6所示的邊沿D觸發(fā)器輸出Q端的波形,CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-6解：[題5-7]試畫出圖題5-7所示電路輸出端Q1、Q0端的波形,CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-7解：[題5-8]畫出圖題5-8所示的JK觸發(fā)器輸出Q端的波形,輸入端J、K與CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-8解：[題5-9]畫出圖題5-9所示的正邊沿觸發(fā)JK觸發(fā)器輸出Q端的波形,輸入端J、K與CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-9解：[題5-10]畫出圖題5-10所示的JK觸發(fā)器輸出端Q端的波形,CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-10解：[題5-11]畫出圖題5-11所示的脈沖JK觸發(fā)器輸出Q端的波形,輸入端J、K與CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-11解：[題5-12]試畫出圖題5-12所示電路輸出端Q1、Q0端的波形,CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-12解：[題5-13]試畫出圖題5-13所示T觸發(fā)器輸出Q端的波形,輸入端CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-13[題5-14]試畫出圖題5-14所示各觸發(fā)器輸出Q端的波形,CLK、A和B的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-14解：對于Q1：對于Q2：對于Q3：[題5-15]試畫出圖題5-15所示各觸發(fā)器輸出Q端的波形,CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-15解：[題5-16]試畫出圖題5-16所示觸發(fā)器輸出Q端的波形,CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-16解：[題5-17]試畫出圖題5-17所示電路中觸發(fā)器輸出Q1、Q2端的波形,CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-17解：[題5-18]試畫出圖題5-18所示電路中觸發(fā)器輸出Q1、Q2端的波形,CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-18解：[題5-19]試畫出圖題5-19所示電路中觸發(fā)器輸出Q1、Q2端的波形,輸入端CLK的波形如圖所示?！苍OQ初始狀態(tài)為0圖題5-19解：[題5-20]試畫出圖題5-20所示電路中觸發(fā)器輸出Q1、Q2端的波形,CLK的波形如圖所示。〔設Q初始狀態(tài)為0圖題5-20解：[題5-21]試將D觸發(fā)器轉換成JK觸發(fā)器。[題5-22]試將JK觸發(fā)器轉換成D觸發(fā)器。兩式對比有：第6章習題與參考答案[題6-1]用文字描述圖題6-1所示的狀態(tài)圖,并說明是何種類型狀態(tài)機。圖題6-1解：狀態(tài)A：如果輸入為0,轉移到狀態(tài)A,輸出0如果輸入為1,轉移到狀態(tài)B,輸出0狀態(tài)B：如果輸入為0,轉移到狀態(tài)A,輸出0如果輸入為1,轉移到狀態(tài)C,輸出0狀態(tài)C：如果輸入為0,轉移到狀態(tài)A,輸出0如果輸入為1,轉移到狀態(tài)D,輸出0狀態(tài)D：如果輸入為0,轉移到狀態(tài)A,輸出0如果輸入為1,轉移到狀態(tài)D,輸出1該狀態(tài)為梅里狀態(tài)機。[題6-2]試寫出圖題6-2所示狀態(tài)圖的狀態(tài)表。圖題6-2解：〔1輸入現(xiàn)態(tài)/輸出次態(tài)S=0S0/SZ=0S1S=1S1/SZ=0S2S2/SZ=1S0〔2輸入/輸出現(xiàn)態(tài)次態(tài)S=1/M=0S0S1S=0/M=0S1S2S=1/M=0S2S3S=0/M=1S3S0[題6-3]試畫出圖題6-3所示的狀態(tài)表的狀態(tài)圖。解：圖題6-3[題6-4]試寫出圖題6-4所示電路的驅動方程、狀態(tài)方程、輸出方程與狀態(tài)圖,并按照所給波形畫出輸出端Y的波形。圖題6-4解：左圖：驅動方程：狀態(tài)方程：輸出方程：右圖：驅動方程：狀態(tài)方程：輸出方程：由于狀態(tài)方程=輸出方程與左圖一樣,因此具有與左圖相同的狀態(tài)表、狀態(tài)圖與時序圖。[題6-5]分析圖題6-5所示的電路。寫出驅動方程、狀態(tài)方程、輸出方程,畫出狀態(tài)表和狀態(tài)圖,并說明是何種狀態(tài)機。圖題6-5解FF0驅動方程：狀態(tài)方程：FF1驅動方程：狀態(tài)方程：輸出方程：狀態(tài)表如下：狀態(tài)機如下：可以看出是摩爾狀態(tài)機。[題6-6]分析圖題6-6所示的電路。寫出驅動方程、狀態(tài)方程、輸出方程,畫出狀態(tài)表和狀態(tài)圖,并說明是何種狀態(tài)機。圖題6-6解：驅動方程：狀態(tài)方程：狀態(tài)方程：輸出方程：該狀態(tài)機是摩爾狀態(tài)機。[題6-7]分析圖題6-7所示的電路。寫出驅動方程、狀態(tài)方程、輸出方程,畫出狀態(tài)表和狀態(tài)圖,并說明是何種狀態(tài)機。圖題6-7解：FF0驅動方程：狀態(tài)方程：FF1驅動方程：狀態(tài)方程：輸出方程：該狀態(tài)為梅里狀態(tài)機。狀態(tài)表與狀態(tài)圖如下：題6-8~題6-14的分析方法與上述題目的分析方法相同,這里留給讀者。[題6-15]圖題6-15所示的是5位右移寄存器與輸入信號DATA、時鐘CLK的波形圖,若寄存器初始狀態(tài)為00000,試畫出寄存器輸出Q4~Q0的波形圖。圖題6-15解：[題6-16]圖題6-16所示的是8位右移寄存器74HC164符號、輸入信號DATA、時鐘CLK的波形圖,若寄存器初始狀態(tài)為00000000,試畫出寄存器輸出QF~QA的波形圖。圖題6-16解：[題6-17]圖題6-17所示的是8位右移寄存器74HC164與共陽數(shù)碼管的連接圖,其輸入信號DATA、時鐘CLK的波形圖,若寄存器初始狀態(tài)為00000000,試畫出74HC164輸出QF~QA的波形圖,并說明數(shù)碼管顯示的數(shù)字是多少？圖題6-17解：顯示數(shù)字1[題6-18]圖題6-18所示的是并入串出8位右移寄存器74HC165的連接圖,以及輸入信號CLKINH、移位/置數(shù)信號與時鐘CLK的波形圖,若74HC165并入數(shù)據(jù)為11100101,試畫出74HC165輸出Y的波形圖。圖題6-18解：[題6-19]試用上升沿D觸發(fā)器構成異步3位二進制加法計數(shù)器,要求畫出邏輯電路圖,以及計數(shù)器輸入時鐘CLK與D觸發(fā)器輸出端Q2~Q0的波形圖。[題6-20]同題6-16,將所設計計數(shù)器改為減法計數(shù)器。[題6-21]試用上升沿JK觸發(fā)器構成異步3位二進制加法計數(shù)器,要求畫出邏輯電路圖,以及計數(shù)器輸入時鐘CLK與JK觸發(fā)器輸出端Q2~Q0的波形圖。[題6-22]同題6-21,將所設計計數(shù)器改為減法計數(shù)器。[題6-23]試用上升沿JK觸發(fā)器構成同步3位二進制加法計數(shù)器,要求畫出邏輯電路圖。解：[題6-24]圖題6-24所示為異步4位二進制加法計數(shù)器74LS293組成的計數(shù)器電路,試說明該計數(shù)電路是多少進制計數(shù)器,并說明復位信號RESET的有效電平,圖題6-24解：RESET有效電平為低電平。該計數(shù)器是13進制計數(shù)器。[題6-25]圖題6-25所示為具有同步清除功能的同步四位二進制加法計數(shù)器74LS163組成的計數(shù)器電路,試說明該計數(shù)電路是多少進制。圖題6-25解：該電路是異步清零6進制計數(shù)器。[題6-26]圖題6-26所示為具有異步清除功能的同步四位二進制加法計數(shù)器74LS161組成的計數(shù)電路,試說明該計數(shù)電路是多少進制。圖題6-26解：異步清零5進制計數(shù)器。[題6-27]圖題6-27所示為具有同步預置功能的同步四位二進制加法計數(shù)器74LS161組成的計數(shù)電路,試說明該計數(shù)電路是多少進制。圖題6-27解：該電路是同步置數(shù)6進制計數(shù)器。[題6-28]圖題6-28所示為具有同步預置功能的同步四位二進制加法計數(shù)器74LS161組成的計數(shù)電路,試說明該計數(shù)電路是多少進制。圖題6-28解：該計數(shù)器是同步置數(shù)12進制。置入數(shù)為3,數(shù)14時準備好置數(shù)條件,再加一個計數(shù)脈沖,置入數(shù)3。[題6-29]試判斷圖題6-29所示為電路為多少進制計數(shù)器,是同步電路還是異步電路。圖題6-29解：上圖：同步級連100進制計數(shù)器。下圖：異步級連100進制計數(shù)器。[題6-30]試畫出圖題6-30所示電路的狀態(tài)圖,并畫出時鐘CLK作用下的Y端波形。圖題6-30解：狀態(tài)順序為：6、7、8、E、F、0、6、7、8、E、F寫成二進制為：0000011001111000111011110000,因此Y〔D端的波形如下。下圖中a[..]是計數(shù)器輸出。[題6-31]試分析圖題6-31所示電路的功能。圖題6-31解：該電路具有移位寄存器功能?！矆D中a1~a4是計數(shù)器輸出[題6-32]試用74LS161采用反饋置數(shù)法組成十一進制計數(shù)器。解：當計數(shù)到10時,再來計數(shù)脈沖上升沿,置數(shù)0。[題6-33]試用74LS160采用反饋清零法組成七進制計數(shù)器。解：當計數(shù)到7時,產生異步清零,因此數(shù)字7只出現(xiàn)一瞬間。[題6-34]試用2片74LS161采用整體反饋清零法組成128進制計數(shù)器。解：采用同步連接方式,當計數(shù)到16*8=128時,產生反饋清零動作。[題6-35]試用2片74LS161采用整體反饋置數(shù)法組成128進制計數(shù)器。解：當計數(shù)到高位為7時,準備置數(shù)動作,當?shù)臀贿M位RCO為1時,高位時鐘的上升沿到達后,高位置數(shù)0,而低位從F返回0。[題6-36]試用2片74LS160組成六十進制計數(shù)器。解：該計數(shù)器計數(shù)到59時,再來一個計數(shù)脈沖上升沿,則低位返回零,高位置數(shù)0。[題6-37]試用2片74LS161組成十二進制計數(shù)器,要求計數(shù)值為1～12。解：當計數(shù)到12時,再來一個計數(shù)脈沖上升沿,計數(shù)器低位置1,高位置0。[題6-38]*試用D觸發(fā)器構成3位格雷碼計數(shù)器。解：第1步,畫狀態(tài)表。Q2Q1Q0000001011010110111101100第2步畫出驅動表第3步寫出驅動方程〔D觸發(fā)器的狀態(tài)方程就是驅動方程第4步畫邏輯圖第5步在MAXplusII軟件或QUARTUSII軟件的仿真結果。[題6-39]*用D觸發(fā)器構成5進制計數(shù)器。該例可用題6-38所用的步驟做。[題6-40]試用4個D觸發(fā)器組成自啟動4進制環(huán)行計數(shù)器。解：分析題意,得到狀態(tài)表如下：Q3Q2Q1Q0D0D0改為說明000100100100100000010001000000110101011001111001101010111100110111101111000001111111100000000000可進入0001可進入1001-0001可進入1010、0100可進入1001,0010可進入1110-1100-1000可進入0010可進入0100可進入0110-1100-1000可進入1000可進入1010-0100可進入1100-1000可進入1110-1100-1000可知驅動函數(shù)D0如下：電路圖如下；采用MAXplusII軟件仿真結果如下：[題6-41]試用4個D觸發(fā)器組成自啟動6進制扭環(huán)行計數(shù)器。可以按照題6-40的步驟解題6-41。[題6-42]用JK觸發(fā)器構成5進制計數(shù)器。該例可用題6-38所用的步驟做。[題6-43]試用74LS160組成30進制計數(shù)、譯碼、顯示電路,要求采用共陽數(shù)碼管。解：直接設計,如下圖所示：[題6-44]一個地下車庫可以停放99輛車,在入口處和出口處分別安裝有車輛傳感器用于檢測車輛的進入和駛出,試設計一個車庫車數(shù)量顯示裝置,該裝置可以顯示車庫停放車的數(shù)量?！伯敊z測到車輛時,傳感器輸出幅值為+5V的脈沖信號?！步ㄗh采用同步十進制雙時鐘加減計數(shù)器74LS192或是可預置數(shù)同步4位加減十進制計數(shù)器74LS190解：直接設計,如下圖所示。[題6-45]如圖圖題6-45所示,車輛速度檢測裝置有兩個分離距離為10m的車輛傳感器,當車輛經過第1個傳感器時,該傳感器輸出高電平脈沖,這時計數(shù)器開始計數(shù)；當車輛經過第2個傳感器時,該傳感器輸出高電平脈沖,計數(shù)器停止計數(shù)；若是計數(shù)時鐘周期T為0.1s,則計數(shù)器計數(shù)個數(shù)N乘以時鐘周期就是時間,由于兩傳感器之間距離已知,則車速V=10m/〔N*T。試設計該裝置,要求用數(shù)碼管顯示計數(shù)器計數(shù)值?！部蓞⒖紙D題6-45圖題6-45解：由題意得到狀態(tài)圖：由狀態(tài)圖得到狀態(tài)表與次態(tài)卡諾圖如下：由次態(tài)卡諾圖得到如下狀態(tài)方程與輸出方程：采用MAXplusII仿真電路與結果如下：最后電路如下：[題6-46]試設計一個電燈控制器,當按鈕A按下后〔低電平有效,電燈亮10s后滅〔計數(shù)到10s信號高電平有效?！蔡崾荆涸摽刂破骺驁D可參考圖題6-46。圖題6-46解：該題的狀態(tài)圖如下：[題6-47]試設計一個控制2電機的控制器。要求電機1運轉10s后,電機1停止,電機2工作；電機2工作5s后,電機2停止,電機1啟動,不斷循環(huán)；按鈕A按下后,控制器開始運行?！蔡崾荆涸摽刂破骺驁D如圖題6-47所示。圖題6-47解：該題的參考狀態(tài)機如下：[題6-48]用D或JK觸發(fā)器實現(xiàn)數(shù)字微分電路,要求在按鈕A按下〔低電平時,輸出脈寬小于等于狀態(tài)機時鐘CLK一個周期的低電平脈沖信號。解：該題的參考狀態(tài)機如下圖所示：[題6-49]試設計一個電燈控制器,當按鈕A按下后〔低電平有效,電燈亮5s后滅；若是按鈕在燈亮5s期間,再按下按鈕A,則燈長亮不滅；若這時按下按鈕A,則燈滅?！蔡崾荆涸摽刂破骺驁D可參考圖題6-49。圖題6-49可參考例題6-25步驟解此題。第7章習題與參考答案[題7-1]ROM存儲器是如何分類的？解：1．不可寫入數(shù)據(jù)的只讀存儲器〔1二極管ROM〔2掩模存儲器〔MROM,MaskROM2．可寫入數(shù)據(jù)的存儲器〔1一次編程存儲器〔PROM,ProgrammableROM〔2可擦除存儲器〔EPROM,ErasableProgrammableROM〔3電擦除存儲器〔E2PROM,ElectricalErasableProgrammableROM〔4快閃存儲器〔FLASHROM[題7-2]什么是存儲器的字長？什么是存儲器的字數(shù)？解：每個地址所存數(shù)據(jù)的位數(shù)為存儲器的字長,每個存儲器的地址數(shù)為存儲器的字數(shù)。[題7-3]ROM存儲器的地址線、數(shù)據(jù)線、與的作用是什么？解：地址線用于尋找數(shù)據(jù)地址；數(shù)據(jù)線用于傳輸數(shù)據(jù)；為芯片選擇信號,低電平有效；輸出使能控制信號,低電平有效。[題7-4]掩模存儲器MROM有哪兩種主要結構？解：NAND與NOR結構。[題7-5]什么是地址譯碼器？解：將地址線轉換成存儲器地址的譯碼器。[題7-6]UVPROM有什么特點？E2PROM有什么特點？解：UVPROM采用紫外線擦除數(shù)據(jù),電方法寫入數(shù)據(jù)；E2PROM采用電方法擦除與寫入數(shù)據(jù)。[題7-7]存儲器的地址線與地址數(shù)之間什么關系？解：地址線數(shù)為N則地址數(shù)為2N。[題7-8]EPROM存儲器27256在地址有效后,經過多長時間后數(shù)據(jù)有效？解：tACC=90~200ns之間。[題7-9]E2PROM存儲器AT28C64B的軟件保護功能有什么作用？解：軟件保護功能用于防止雜亂引腳信號引起的存儲器誤擦除與寫入動作[題7-10]試用74LS160、74LS138、74LS04和二極管ROM矩陣組成一個4彩燈控制電路。各個彩燈〔發(fā)光二極管亮滅如表題7-11所示。表題7-10彩燈亮滅表地址數(shù)據(jù)A2A1A0D0D1D2D30000011110010010201001013011101041000111510100006110010171111010解：D0=m3+m7D1=m0+m2+m4+m6D2=m0+m1+m3+m4+m7D1=m0+m2+m4+m6所設計電路圖如下：[題7-11]用ROM實現(xiàn)如下邏輯函數(shù)〔采用74LS138作為地址譯碼器[題7-12]常見隨機存儲器是如何分類的？解：1．易失數(shù)據(jù)的隨機存儲器〔1靜態(tài)隨機存儲器〔SRAM,StaticRandomAccessMemory〔2動態(tài)隨機存儲器〔DRAM,DynamicRandomAccessMemory2．非易失數(shù)據(jù)RAM存儲器〔NVRAM,NonvolatileRAM〔1SRAM+后備電池〔BAKBAT〔2SRAM+E2PROM[題7-13]靜態(tài)隨機存儲器與動態(tài)隨機存儲器之間的最大區(qū)別是什么？解：靜態(tài)隨機存儲器的存儲單元由雙穩(wěn)態(tài)觸發(fā)器構成,只要有電源,所存數(shù)據(jù)不會丟失；動態(tài)隨機存儲器的存儲單元由電容構成,由于電容放電,所存電荷隨時間推移消失,因此經過一段時間后,要重新充電〔刷新。因此即使有電源,如果不刷新,也會丟失數(shù)據(jù)。[題7-14]非易失隨機存儲器與一般隨機存儲器的區(qū)別是什么？解：非易失存儲器在掉電后不丟失數(shù)據(jù),一般存儲器掉電后要丟失數(shù)據(jù)。[題7-15]某存儲器具有64個地址,每個地址保存8位數(shù)據(jù),則該存儲器的容量是多少？解：存儲容量為64×8=512bit[題7-16]某字長為8的存儲器容量為512KB,該存儲器的地址線有多少根？解：該存儲器的地址數(shù)為512K,所以地址線根數(shù)為19根。[題7-17]試用2片2048x4位的存儲器組成2048x8位存儲器,請畫出邏輯圖。解：按照題意有如下邏輯圖。[題7-18]試用4片1Kx8位的存儲器組成4Kx8位存儲器,請畫出邏輯圖〔地址譯碼采用74LS138。[題7-19]試用十六進制數(shù)寫出如下存儲器的最高地址。〔12Kx4〔232Kx8〔3512Kx16〔41Mx8解：〔17FF〔27FFF〔37FFFF〔4FFFFF[題7-20]某單片機具有16根地址線,請回答該單片機的尋址圍是多少？解：0~65535或是0~FFFF。第10章習題與參考答案[題10-1]在圖題10-1所示的電路中,已知R1=10k,R2=30k,其中CMOS非門電路的電源電壓VCC=6V。①計算該電路的正向閾值電壓VT+、負向閾值電壓VT－和回差電壓ΔVT。②畫出該電路的傳輸特性曲線。③畫出圖示波形輸入下的輸出電壓VO波形。圖題10-1解：計算正向與負向閾值。畫傳輸特性：輸出VO的波形：[題10-2]圖題10-2所示的是施密特觸發(fā)器74LS14與其輸入端電壓Vi的波形,試畫出輸出電壓VO的波形與傳輸特性。圖題10-2[題10-3]CMOS門組成的微分型單穩(wěn)態(tài)觸發(fā)器如圖題10-3所示。若電阻R=1k,電容C=0.1F,試計算該電路的暫穩(wěn)態(tài)時間。圖題10-3解：暫穩(wěn)態(tài)時間為：[題10-4]CMOS門組成的積分型單穩(wěn)態(tài)觸發(fā)器如圖題10-4所示。若電阻R=1k,電容C=0.1F,試計算該電路的暫穩(wěn)態(tài)時間。圖題10-4解：暫穩(wěn)態(tài)時間為：[題10-5]由門電路7406、74HC14組成的積分型單穩(wěn)態(tài)觸發(fā)器如圖題10-5所示。若電阻R=10k、電容C=0.1F,試計算該電路的暫穩(wěn)態(tài)時間。圖題10-5解：若是取VCC=5V,VT+=3.5V,則暫穩(wěn)態(tài)時間：[題10-6]用74HC14組成的積分型單穩(wěn)態(tài)觸發(fā)器、按鈕、三極管、繼電器等元器件設計一個延時燈開關,要求按鈕按下后,燈亮60s后滅。請畫出該開關的包括元件參數(shù)的電路圖。解：電路設計如下：暫穩(wěn)態(tài)時間：[題10-7]試用74121組成一個單穩(wěn)態(tài)電路,在74121的B端連接的按鈕按下后產生的上升沿觸發(fā)74121,使74121的Q端輸出寬度為100ms的高電平脈沖。請選擇74121外接電阻與電容的值,并畫出該延時電路的電路圖。解：電路圖如下：若輸出100ms的脈沖,若是取REXT=39kΩ,則可以計算出[題10-8]CMOS非門74HC04組成的多諧振蕩器如圖題10-8所示,試計算輸出VO的方波周期T。圖題10-8解：振蕩周期T計算如下：圖題10-9解：取5V時的74HC14的VT+=3V,VT-為2V,則有周期計算如下：[題10-10]試畫出74HC04組成的石英晶體振蕩器的電路圖,石英晶體的振蕩頻率為7.3728MHz。解：[題10-11]用定時器555組成單穩(wěn)態(tài)電路,要求按鈕按下后,定時器555暫穩(wěn)態(tài)時間為1s。試選擇電阻與電容參數(shù),并畫出電路圖。解：由于,取R=91kΩ,因此有因此有電路圖如下：[題10-12]用定時器555組成多諧振蕩器,要求輸出電壓VO的方波周期為1ms,試選擇電阻與電容的數(shù)值,并畫出電路圖。解：周期T計算如下：取C1=0.1μF,R2=5.1kΩ則有：[題10-13]用定時器555和JK觸發(fā)器74LS76組成4000Hz與2000Hz的時鐘源電路。解：頻率為4000Hz,周期T=0.25ms計算如下：取C1=0.01μF,R2=15kΩ則有：取R1=6.2kΩ第11章習題與參考答案圖題11-1解：輸出電壓為：圖題11-2解：[題11-3]圖題11-3所示的是權電阻D/A轉換器與其輸入數(shù)字信號列表,若數(shù)字1代表5V,數(shù)字0代表0V,試計算D/A轉換器輸出電壓VO。DD3D2D1D0VO0001－0.625V0011－0.625V－1.25V=1.8750100－2.5V0101－0.625V－2.5V=3.125V0110－2.5V－1.25=3.750111－0.625V－2.5V－1.25=4.375V10005V圖題11-3[題11-4]試計算圖題11-4所示電路的輸出電壓VO。圖題11-4解：由圖可知,D3~D0=0101因此輸出電壓為：[11-5]8位輸出電壓型R/2R電阻網(wǎng)絡D/A轉換器的參考電壓為5V,若數(shù)字輸入為10011001,該轉換器輸出電壓VO是多少？解：[題11-6]試計算圖題11-6所示電路的輸出電壓VO。圖題11-6解：[題11-7]試分析圖題11-7所示電路的工作原理。若是輸入電壓VIN=7.5V,D3～D0是多少？圖題11-7解：D3=1時,,D3=0時,VO=0。D2=1時,,D2=0時,VO=0。D1=1時,,D1=0