一種寬帶數(shù)字化接收機(jī)的設(shè)計(jì)

隨著a-d（analog-to-數(shù)字化）變換技術(shù)、dns（數(shù)字通信）技術(shù)、f（區(qū)域程序模式的特征）和asic（應(yīng)用康熙級(jí)circulartit）等技術(shù)的發(fā)展，帶寬數(shù)字接收機(jī)逐漸成為現(xiàn)代雷達(dá)、測(cè)量和通信系統(tǒng)中不可或缺的重要組成部分。但不管什么類型的中頻數(shù)字化接收機(jī),其基本原理框圖都可采用中頻數(shù)字化接收機(jī)原理框圖如圖1所示。由圖1可知,典型的寬帶中頻數(shù)字化接收機(jī)技術(shù)主要包括A/D變換器、數(shù)字正交混頻及抽取濾波等模塊。國外眾多公司都相繼推出了用于寬帶中頻數(shù)字化的A/D變換器,如AD公司的AD6640、AD6644等。而對(duì)于數(shù)字正交解調(diào)加抽取濾波模塊國外也推出了一些成熟的產(chǎn)品,但這些產(chǎn)品往往是為通信領(lǐng)域的應(yīng)用而設(shè)計(jì)的,所以通用性比較差。如Intersil公司的HSP50214B其能處理的帶寬最大只有1MHz左右,而AD公司的AD6620雖然最大能處理5MHz左右的帶寬,但并不能在任何中頻頻率和采樣率情況下工作,如一種雷達(dá)中頻數(shù)字接收機(jī)方案:中頻頻率15MHz、中頻帶寬5MHz、時(shí)寬20μs、采樣率20MHz、抽取因子4、信號(hào)形式為LFM。因無法設(shè)計(jì)出所需要的抽取濾波器,所以不能使用AD6620等專用芯片實(shí)現(xiàn)。而多相濾波則可以利用抽取因子實(shí)現(xiàn)高效濾波,但代價(jià)是需要快速的乘法運(yùn)算。隨著FPGA速度的不斷提高和規(guī)模的不斷擴(kuò)大,實(shí)現(xiàn)高速乘法已經(jīng)成為可能。因此,本文提出了一種基于多相濾波的寬帶中頻數(shù)字化接收機(jī)的設(shè)計(jì)技術(shù)并討論了多相濾波的基本原理、結(jié)構(gòu)及FPGA實(shí)現(xiàn),最后給出了基于多相濾波的中頻數(shù)字化接收方案及相應(yīng)的計(jì)算機(jī)仿真。1多相濾波的基本原則、設(shè)計(jì)和ff的實(shí)現(xiàn)1.1抽樣器國際習(xí)慣法設(shè)某一數(shù)字濾波器的脈沖響應(yīng)為h(n),則其Z變換H(z)定義為若對(duì)式(1)展開并按一定方式重新組合,可得即式中。式(3)即為數(shù)字濾波器H(z)的多相濾波表達(dá)式。若將應(yīng)用于抽取因子為M的抽取器,則經(jīng)抽取器等效關(guān)系后可以得到如圖2所示的抽取器順時(shí)針開關(guān)結(jié)構(gòu)。從圖2可以看到,數(shù)字濾波器Ek(z)均位于抽取器之后,即濾波是在降速后進(jìn)行的,這樣就大大降低了對(duì)處理速度的要求,提高了實(shí)時(shí)處理能力。另外,假設(shè)數(shù)字濾波器的長度為N,則這種多相濾波結(jié)構(gòu)的另一個(gè)好處是每一分支路濾波器的系數(shù)ek(n)由原來的N個(gè)減少為N/M個(gè),可以減少濾波運(yùn)算的累積誤差,提高計(jì)算精度。1.2抗混疊濾波器設(shè)計(jì)由圖2可知,假設(shè)h(n)的長度為N,則可知多相濾波是由M組按一定方式抽取而成的通用FIR子濾波器組成。因此,設(shè)計(jì)抽取多相濾波器的步驟是首先依照抗混疊濾波器的參數(shù)要求,按一定的設(shè)計(jì)準(zhǔn)則(如窗函數(shù)法、頻率抽樣法及切比雪夫一致逼近法等)設(shè)計(jì)一長度為N的FIR濾波器h(n);然后據(jù)hk(n)=h(nM+k)(k=0,1,…,M-1)抽取成M組FIR子濾波器;最后按照?qǐng)D2所示的開關(guān)結(jié)構(gòu)或改進(jìn)后的結(jié)構(gòu)實(shí)現(xiàn)多相濾波。1.3多相濾波器fpga控制器設(shè)計(jì)據(jù)圖2可以看到,抽取因子為M的抽取多相濾波器中包含有M組不同系數(shù)的子濾波器。如果直接采用上述并行結(jié)構(gòu)進(jìn)行濾波,則會(huì)耗費(fèi)很大的FPGA資源。事實(shí)上,M組子濾波器除了系數(shù)不同外,結(jié)構(gòu)上是完全相同的。因此完全可以通過對(duì)一子濾波器的M次時(shí)分復(fù)用來實(shí)現(xiàn),從而可以大大節(jié)省資源消耗。為保證各組濾波器在時(shí)分復(fù)用過程中相對(duì)獨(dú)立工作,傳統(tǒng)的FIR濾波器橫截II型結(jié)構(gòu)需要對(duì)每一組每一級(jí)的計(jì)算結(jié)果進(jìn)行存儲(chǔ),但為了減少資源消耗,可以根據(jù)級(jí)聯(lián)結(jié)構(gòu)的特點(diǎn),將M組濾波器輸出的累加轉(zhuǎn)移到每一級(jí)處理單元中實(shí)現(xiàn)(處理單元數(shù)為子濾波器的長度N/M)。設(shè)計(jì)的每個(gè)處理單元結(jié)構(gòu)框圖如圖3所示(都在時(shí)鐘上升沿判決)。圖中ih,k(i=,0,1,2…,N/M-1,k=,0,1,2…,M-)1是M組系數(shù)中相同位置的系數(shù)。在這M種狀態(tài)中,乘法單元進(jìn)行M次不同的運(yùn)算,而周期為M的累加和加法單元是將這M次運(yùn)算結(jié)果和前一級(jí)處理單元的輸出結(jié)果進(jìn)行相加,并在0狀態(tài)時(shí)輸出。這樣,整個(gè)系統(tǒng)就只需要一組濾波器的存儲(chǔ)空間,從而進(jìn)一步減少了資源消耗,簡化了系統(tǒng)結(jié)構(gòu)。為了保證中間計(jì)算結(jié)果不發(fā)生溢出,可根據(jù)濾波器系數(shù)的絕對(duì)值和x(n)最大輸入的乘積來確定它的數(shù)據(jù)長度。從而可以優(yōu)化成如圖4所示的多相濾波FPGA實(shí)現(xiàn)結(jié)構(gòu)?，F(xiàn)選取N=64,M=4(N為濾波器級(jí)數(shù),M為抽取因子),濾波器系數(shù)以補(bǔ)碼形式量化為16位,并根據(jù)hk(n)=h(nM+k)(k=,0,1…,M-1)將這64個(gè)系數(shù)分成4組。然后采用XILINX公司的VIRTEX系列XCV300EPQ240芯片對(duì)多相濾波進(jìn)行FPGA仿真,可得到如表1所示的資源消耗和相應(yīng)參數(shù)狀況。2a/d變換器和正交解調(diào)器根據(jù)對(duì)多相濾波分析及優(yōu)化結(jié)果和圖1所示的中頻數(shù)字化接收機(jī)結(jié)構(gòu)框圖,可得到如圖5所示的多相濾波的寬帶中頻數(shù)字化接收機(jī)系統(tǒng)框圖。圖5中的高速A/D可以采用適于中頻采樣的高性能A/D變換器(如上面提到的AD公司的AD6640、AD6644等);而正交解調(diào)器則可以采用國外公司的成熟產(chǎn)品(如Intersil公司的HSP45116等),也可以通過FPGA實(shí)現(xiàn);高速FPGA則是用來實(shí)現(xiàn)經(jīng)優(yōu)化后的抽取多相濾波;另外,控制邏輯等部分也可以通過一定容量的FPGA或CPLD實(shí)現(xiàn)。若假設(shè)輸入信號(hào)的中頻頻率:15MHz,中頻帶寬:5MHz,時(shí)寬:20μs,采樣率:20MHz,抽取因子:4,信號(hào)形式:LFM。則可得到如圖6所示的計(jì)算