微控制類家電產(chǎn)品抗擾性措施引言 隨著單片微機在各個領域中的應用越來越廣泛，對其可靠性要求也越來越高。單片機系統(tǒng)的可靠性由多種因素決定，其中系統(tǒng)抗干擾性能是可靠性的重要指標。工業(yè)環(huán)境有強烈的電磁干擾，因此必須采取抗干擾措施，否則難以穩(wěn)定、可靠運行。

形成干擾的基本要素有三個：

A）干擾源。指產(chǎn)生干擾的元件、設備或信號，用數(shù)學語言描述如下：du/dt，di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源。

B）傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。

C）敏感器件。指容易被干擾的對象。如：A/D、D/A變換器，單片機，數(shù)字IC，弱信號放大器等。

2 一般而言，電磁干擾的形成是由干擾源產(chǎn)生、通過傳播途徑、影響到受擾設備。因此，抗干擾的關鍵在于抑制干擾源、合理設計傳播途徑、降低受擾設備的敏感度。

抗干擾措施有硬件措施和軟件措施。硬件措施如果得當，可將絕大部分干擾拒之門外，但仍然會有少數(shù)干擾進入單片機系統(tǒng)，故軟件措施作為第二道防線必不可少。由于軟件抗干擾措施是以MCU為代價的，如果沒有硬件消除絕大多數(shù)干擾，MCU將疲于奔命，無暇顧及正常工作，嚴重影響系統(tǒng)的工作效率和實時性。因此，一個成功的抗干擾系統(tǒng)是由硬件和軟件相結合構成的。

3硬件措施和軟件措施對于抗干擾而言，硬件措施會涉及到整個系統(tǒng)工作的每個環(huán)節(jié)，包括干擾源、傳播路徑、敏感器件，所以沒有單獨羅列而軟件措施主要是針對MCU而言，該部分將在敏感器件——MCU部分詳細介紹。4抗擾三部曲

后續(xù)的描述主要針對家電類低頻產(chǎn)品，高頻部分略有提到

抑制干擾源 優(yōu)化傳導路徑

提高敏感器件的抗擾能力5抑制干擾源

抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優(yōu)先考慮和最重要的原則，常常會起到事半功倍的效果。

減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。

抑制干擾源的常用措施如下：

6

A）繼電器線圈增加續(xù)流二極管，消除斷開線圈時產(chǎn)生的反電動勢干擾。僅加續(xù)流二極管會使繼電器的斷開時間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內(nèi)可動作更多的次數(shù)。

B）在繼電器接點兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。

C）給電機加濾波電路，注意電容、電感引線要盡量短。電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會影響濾波效果。

D）布線時避免90度折線，減少高頻噪聲發(fā)射。

E）可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲（這個噪聲嚴重時可能會把可控硅擊穿的）。7提高敏感器件的抗擾能力

單片機系統(tǒng)需要考慮的敏感器件包括2部分； 1）MCU 2）A/D、D/A變換器，數(shù)字IC，弱信號放大器等

對于除MCU外的敏感器件：

A）A/D類器件，用地線把數(shù)字區(qū)與模擬區(qū)隔離。數(shù)字地與模擬地要分離，最后在一點接于電源地。

B）數(shù)字IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源，輸入端加RC電路濾波

C）弱信號電路周圍不要形成電流環(huán)路

MCU做為單片機系統(tǒng)的核心，它的抗擾措施是否到位，對整個系統(tǒng)的穩(wěn)定運行有很大的關系，下面我們將詳細介紹該部分

8對于ELAN的78系列8BITMCU，如下措施可增強抗擾性： 1.1MCU的振蕩電路 振蕩電路的地單獨連到MCU的VSS，且走線越短越粗越好 石英晶體或匹配電容下面不要走線。石英晶體振蕩器外殼接地；地線半包或全包振蕩電路 IRC的振蕩方式，因為振蕩的地在MCU內(nèi)與VSS連接 在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字電路。1.2MCU的電源和地 對MCU的電源和地,盡量單獨引線連接

91.3復位電路

MCU復位電路的電源和地單獨連到MCU的VDD和VSS，且走線越短越粗越好。 使用外部復位電路的抗擾性比內(nèi)部RESET好 對抗干擾而言，三極管的復位電路是最保險的，如果用戶的電源上電和掉電都滿足SPEC的要求，通過測試，發(fā)現(xiàn)RC電路的抗擾性也不錯1.4回避抗擾性較弱的口 義隆一直在致力于改善MCU的性能，提高MCU的品質，04、05年以來，陸續(xù)推出了一系列功規(guī)級產(chǎn)品，抗擾實測結果也很理想。但對舊產(chǎn)品EM78X458/9，因為歷史的原因，P50/INT很弱，如果用到該口的/INT功能，抗擾性一般達不到要求，因此，建議客戶用EM78X417/8代替。如果萬一還是要用到EM78X458/9，/INT口要接高電平。104.輸入的處理

MCU本身是接受電源系統(tǒng)的供電的，為了最大限度得到干凈的電源，建議對MCU單獨引線供電。 MCU有很多輸入口，但單片機系統(tǒng)中，一般會有市電過0點檢測，按鍵檢測，各種senser的ADC檢測，無線或紅外接收檢測、通訊信號檢測等

A）干擾較大的輸入口：如過0檢測，電壓直接從市電過來，要并104濾波

B）按鍵檢測口：如果有需要可以對敏感的按鍵口并濾波電容

C）ADC檢測口：外部的輸入阻抗小于10K歐姆

D）接收檢測口：一般建議用RC電路進行濾波

E）通訊檢測口：通訊器件間的距離越短越好，也可以加RC濾波電路，但不要讓波形失真

F）對于單片機閑置的輸入口，不要懸空，要接地或接電源；或設為輸出，給出電平

115輸出部分A）輸入輸出共用口，抗干擾設計都要有顧及輸出口的驅動能力保證在SPEC給出的范圍內(nèi)，如下圖，串聯(lián)電阻太小，IO口直接驅動可能會有問題，改為4.7K以上便OK

B）對于驅動大功率器件，輸出口采用光電、磁電、繼電器隔離，對于關鍵的高低電平驅動，設置內(nèi)部上拉或下拉保證系統(tǒng)的安全。

C）在輸入和輸出通道上采用各種隔離器來進行信息傳輸是很有好處的，它將單片機系統(tǒng)與各種傳感器、開關、執(zhí)行機構從電氣上隔離開來，很大一部分干擾將被阻擋

12

MCU增強抗擾性的軟件措施

1.對單片機使用電源監(jiān)控及看門狗電路，為節(jié)約成本，建議使能單片機的WDT功能

2.重復輸入或輸出：

2.1為了確保判斷正確，可以對輸入口連續(xù)多次判斷

2.2有時為防止單片機輸出信號被干擾，設計者會通過鎖存器鎖存后傳送給驅動電路，但鎖存線上出現(xiàn)干擾時，會盲目鎖存當前數(shù)據(jù)，軟件上，可以通過重復輸出同一個信號來改善。

只要重復周期盡可能短，鎖存器接收到一個被干擾的錯誤信號后還來不及作出有效的反應，一個正確的輸出信號又來到，就可以及時防止錯誤動作的產(chǎn)生。

133.掉電保護電網(wǎng)瞬間斷電或電壓突然下降將使微機系統(tǒng)陷入混亂狀態(tài)，電網(wǎng)電壓恢復正常后，微機系統(tǒng)難以恢復正常。對付這一類事故的有效方法就是掉電保護。掉電信號通過硬件電路被軟件檢測到，馬上進行現(xiàn)場保護，保存當時重要的狀態(tài)參數(shù)，當電源恢復正常時，CPU重新復位，恢復現(xiàn)場，繼續(xù)未完成的工作。4.睡眠抗干擾INSLEEPMODE，MCU對干擾不會作出任何反應，從而大大降低系統(tǒng)對干擾的敏感程度。

5.跳轉和設置指令14

A）在一些對程序流向起決定作用的指令之前插入NOP指令，在某些對系統(tǒng)工作狀態(tài)至關重要的指令前也可插人NOP指令

B）對重要的標志位進行實時刷新5.在如下位置設置軟件陷阱，軟件陷阱指向出錯處理程序ERR

A）程序區(qū)。程序區(qū)是由一串串執(zhí)行指令構成的，在這些指令串之間常有一些斷裂點，正常執(zhí)行的程序到此便不會繼續(xù)往下執(zhí)行了，這類指令有JMP、RET等。這時ＰＣ的值應發(fā)生正常跳變。如果還要順次往下執(zhí)行，必然就出錯了我們在這種地方安排陷阱之后，就能有效地捕捉住它，而又不影響正常執(zhí)行的程序流程

15

B）未使用的中斷向量區(qū)。當干擾使未使用的中斷開放，并激活這些中斷時，就會進一步引起混亂。如果在這些地方布上陷阱，就能及時捕捉到錯誤中斷

C）未使用的大片ROM空間；每隔一段設置一個陷阱

D）在表格的最后安排軟件陷阱16優(yōu)化傳播路徑優(yōu)化傳播路徑也是增強抗擾性不可忽視的一環(huán) 有的用戶設計時，在抑制干擾源和增強敏感元件的抗擾性上都有所注意，但單片機系統(tǒng)的抗電磁干擾能力還是一般，那么可能的一個原因就是在通過與系統(tǒng)相連的前向通道、后向通道及與其它系統(tǒng)的相互通道時，干擾得到了擴大而不是可能的最小。為了降低傳播路徑的干擾，以下3點在PCB設計時需要特別注意：

17

一、PCB上元器件布局

1.根據(jù)頻率布局元器件 不同的頻率其干擾以及抑制干擾的方法也不相同，可以按下圖所示布局元器件：

18

2.根據(jù)電路性質布局元器件

2.1一般的PCB都是由模擬信號電路部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關等）組成，合理的分開它們，使相互間的信號耦合為最小非常關鍵。有條件的應使之各自隔離或單獨做成一塊電路板。 下圖為我司開發(fā)的一個空調控制板，過EFT能到4KV，下邊有它的對應電路布置框圖，供用戶比對參考

192021 2.2在元器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果；每塊電路，特別是弱電及數(shù)字電路部分，應充分考慮敏感元件，對它們單獨供電或串接在電路的末端。3.布局中還應特別注意強、弱信號的器件分布及信號傳輸方向途徑等問題，按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。4.時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路22二．PCB板的地線設計 在控制類電子產(chǎn)品中，PCB的地線與所有的元器件都有關聯(lián)，因此，合理的設計地線是控制干擾的重要方法 有的用戶可能對地線的重要性認識不足：所有的地線都是連在一起的，它們是等電勢的，而干擾都是瞬時的脈沖電壓，2者會有關系嗎？實際上，地線上的電位并不是恒定的。大家知道導線都有電感，電感的感抗為：

XL=ωL=2πfL 直流時，導線的阻值很?。梢院雎裕?，但高頻交流時，阻值及對應的壓差會相當可觀。在實際電路中，造成電磁干擾的信號往往是脈沖信號，脈沖信號包含豐富的高頻成分，因此會在地線上產(chǎn)生較大的電壓。對于數(shù)字電路而言，電路的工作頻率是很高的，因此地線阻抗對數(shù)字電路的影響也十分可觀的。

23地線的干擾原理，主要有2種：

地環(huán)路干擾：由于地線阻抗的存在，當電流流過地線時，就會在地線上產(chǎn)生電壓。當電流較大時，這個電壓可以很大。例如附近有大功率用電器啟動時，會在地線在中流過很強的電流。這個電流會在兩個設備的連接電纜上產(chǎn)生電流。 公共阻抗干擾：當兩個電路共用一段地線時，由于地線的阻抗，一個電路的地電位會受另一個電路工作電流的調制。這樣一個電路中的信號會耦合進另一個電路，這種耦合稱為公共阻抗耦合。24地線干擾對策：

1.對于地環(huán)路干擾，只要減小地環(huán)路中的電流就能減小地環(huán)路干擾。如果能徹底消除地環(huán)路中的電流，則可以徹底解決地環(huán)路干擾的問題。因此，建議用戶使用共模扼流圈、隔離變壓器、光隔離器減小或隔離電流。 2.消除公共阻抗耦合 消除公共阻抗耦合的途徑有兩個： 2.1減小公共地線部分的阻抗 減小地線阻抗的核心問題是減小地線的電感。這包括使用扁平導體做地線，用多條相距較遠的并聯(lián)導體作接地線25 2.2通過適當?shù)慕拥胤绞奖苊馊菀紫嗷ジ蓴_的電路共用地線 通過適當接地方式避免公共阻抗的接地方法是并聯(lián)單點接地，如圖4所示。并聯(lián)接地的缺點是接地的導線過多。實際Layout中，也沒有必要對所有電路都并聯(lián)單點接地。建議采用串并結合的方式，如圖5所示。26 A）對影響大的干擾源，單獨拉地線實現(xiàn)并聯(lián)單點接地 B）對敏感器件，特別是MCU，單獨拉地線實現(xiàn)并聯(lián)單點接地 C）對于相互干擾較少的電路，可以采用串聯(lián)單點接地。 也可以將電路按照強信號，弱信號，模擬信號，數(shù)字信號等分類，然后在同類電路內(nèi)部用串聯(lián)單點接地，不同類型的電路采用并聯(lián)單點接地。27局部電源和IC間的去耦 元器件需要供電來激活，對于局部電源，一般而言，接線方式建議同相配合地線的接線方式一樣。例如，繼電器的地單獨接地，電源最好也單獨引線。 當電路從一個狀態(tài)轉換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻騷擾濾波器的作用，同時作為一個電能貯存器以滿足突發(fā)的功率需求 所以，配置去耦電容可以抑制因負載變化而產(chǎn)生的噪聲，是印制線路板的可靠性設計的一種常規(guī)做法，相關的配置原則為：28A）電源電路的穩(wěn)壓電容取100μF以上的電解電容，局部電源輸入端跨接10μF左右的電解電容。B）原則上每個集成電路芯片都應布置一個0.01μF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10μF的鉭電容。C）相對而言，器件的輸入抗噪能力較弱、輸入斷并聯(lián)一個0.01μF的瓷片電容可以有效的增強系統(tǒng)抗擾性。D）電容引線不能太長，尤其是高頻旁路電容不能有引線。E）去耦電容值的選取并不嚴格，可按C=1/f計算：即10MHz取0.1μF。對微控制器構成的系統(tǒng)，取0.1~0.01μF之間都可以。F）在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產(chǎn)生較大火花放電，必須采用RC吸收電路來吸收放電電流。一般R取1~2kΩ，C取2.2~4.7μF。29家電類產(chǎn)品抗擾度試驗包括： 電快速瞬變脈沖群測試 ACNOISE測試 浪涌測試 靜電放電測試

30常見三種瞬態(tài)干擾的比較

ESDEFTSURGE脈沖上升時間極快，<1ns很快，約50ns慢，

s數(shù)量級能量低中等（單個脈沖）高電壓（負載阻抗高）15kV以上10kV以下10kV以下電流（負載阻抗低）人體放電為幾十A，裝置放電可達數(shù)百A幾十A幾千A31一般比較常見的抗擾度測試有EFT和ESD， EFT的干擾是從市電輸入端直接進入，通過LAYOUT作用在單片機系統(tǒng)元件上，因此，系統(tǒng)的抗擾性與PCB的設計、軟件的設計息息相關。 而ESD是直接對MCU的PIN腳的測試，與MCU本身的抗靜電性能有關。當然，ESD對MCU的干擾，主要是通過破壞MCU的內(nèi)部IO口電路，增加MCU的耗電，因此，通過修改PCB的供電元件參數(shù)，提高MCU供電的穩(wěn)定性，也能提供系統(tǒng)的抗ESD能力。下面給出了幾個提高單片機系統(tǒng)的抗EFT的實例和分析，供用戶參考。32下面是EM78P156N暖風機板的修改示圖，該板沒改前過EFT±2.0KV都有問題，改后已達到客戶要求能過±3.0KV33改板步驟說明原因說明1拿掉客戶reset電路的三極管，電阻和電容，將reset腳與vdd直接相連客戶的電源電路為電阻降壓，上電和掉電速度都快，不需要用三極管復位電路；reset電源直接從電源電路引入：易引起干擾導致DOWN機，可直接或通過電阻與MCU的VDD連接2把與vdd和振蕩器地間的電容CC7=104拿掉振蕩器的地很容易受影響引起DOWN機，從振蕩器的地最好不要有其他元件3.與振蕩地連接的跳線拿掉振蕩地通過左半環(huán)與vss達到最近連接，但它通過右邊的跳線圍繞IC的右側腳形成閉環(huán)而引起DOWN機34下面是EM78P257B洗衣機板的修改示圖，該板沒改前過EFT0.2KV都有問題，改后已達到客戶要求能過正負1.8KV35改板步驟說明原因說明1.修改em78p257b、74hc164、cd4069的電源和地1.em78p257b、74hc164、cd4069的電源和地都采用分支電路2.修改em78p257b的程式修改em78p257b的reset和振蕩電路1.檢查em78p257b的程式，發(fā)現(xiàn)P55/OSCIpin內(nèi)部上拉了，導致em78p257b較難起振且不穩(wěn)定，故修改程式，disableP55pullhigh2.客戶使用內(nèi)部reset，resetpin懸空，改為外部reset，resetpin通過5.1k電阻連到vdd3.客戶的振蕩地與vss直接相連4.em78p257b的電源只與reset和振蕩電路連接，與其他電路斷開3.修改em78p257b的輸入電路1.頻率檢測輸入口并1032.按鍵輸入口并1024.修改74hc164的輸入修改其他元件的電源或地的走線有燈閃現(xiàn)象，檢查發(fā)現(xiàn)燈接在74HC164后，在74HC164的SCK、A、BPIN腳并上102后，燈閃情況解決修改其他元件的電