第四章組合邏輯電路4.1概述邏輯電路組合邏輯電路時序邏輯電路組合邏輯電路的特點:(1)從電路結(jié)構(gòu)上看,不存在反饋,不包含記憶元件。(2)從邏輯功能上看,任一時刻的輸出僅僅與該時刻的輸入有關(guān),與該時刻之前電路的狀態(tài)無關(guān)。組合邏輯電路框圖輸入/輸出表達(dá)式描述為y1=F1(a1,a2,…,am)y2=F2(a1,a2,…,am)…yn=Fn(a1,a2,…,am)組合邏輯電路的分析過程如下：

(1)由給定的邏輯電路圖，寫出輸出端的邏輯表達(dá)式；

(2)列出真值表；

(3)從真值表概括出邏輯功能；

(4)對原電路進(jìn)行改進(jìn)設(shè)計，尋找最佳方案(這一步不一定都要進(jìn)行)。一、組合邏輯電路的分析4.2.1組合邏輯電路的分析設(shè)計方法ABCABACBCF000001010011100101110111000000110000010100010001000101110110011001000000010000000010000000000010000001010011100101110111FBCABCABCABCABC真值表MAX多輸入多輸出邏輯電路ABCiSCi+10000010100111001011101110110100100010111MAX4.2.2組合邏輯電路的設(shè)計根據(jù)給定的邏輯功能要求,求出邏輯函數(shù)表達(dá)式,然后用邏輯器件去實現(xiàn)所得邏輯函數(shù)。邏輯器件基本門電路MSI組合邏輯模塊可編程邏輯器件Medium-ScaleIntegration

中規(guī)模集成(電路)設(shè)計和實現(xiàn)組合邏輯電路的一般步驟如下:（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數(shù)公式或卡諾圖求邏輯函數(shù)的最簡表達(dá)式。（4）根據(jù)要求用基本門電路實現(xiàn)所得函數(shù)。【例】設(shè)計一個有三個輸入、一個輸出的組合邏輯電路,輸入為二進(jìn)制數(shù)。當(dāng)輸入二進(jìn)制數(shù)能被3整除時,輸出為1,否則,輸出為0。ABCZ00000101001110010111011110010010ABC0001111001EWB用與非門設(shè)計組合邏輯電路（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數(shù)公式或卡諾圖求出邏輯函數(shù)的最簡與或表達(dá)式。（4）通過兩次求反,利用摩根定律將最簡與或表達(dá)式轉(zhuǎn)換為與非—與非表達(dá)式。（5）用與非門實現(xiàn)所得函數(shù)?！纠吭O(shè)計一個組合邏輯電路,輸入是四位二進(jìn)制數(shù)ABCD,當(dāng)輸入大于等于9而小于等于14時輸出Z為1,否則輸出Z為0。用與非門實現(xiàn)電路。AB00011110CD00011110MAX用或非門設(shè)計組合邏輯電路（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數(shù)公式或卡諾圖求出邏輯函數(shù)的最簡或與表達(dá)式。（4）通過兩次求反,利用摩根定律將最簡或與表達(dá)式轉(zhuǎn)換為或非—或非表達(dá)式。（5）用或非門實現(xiàn)所得函數(shù)?！纠恳唤M合邏輯電路的真值表如表2―6所示,用或非門實現(xiàn)該電路。AB00011110CD00011110EWB在組合電路中，某一輸入變量經(jīng)不同途徑傳輸，由于延時不同，到達(dá)電路中某一會合點的時間有先有后，這種現(xiàn)象稱為競爭。由于競爭而使電路輸出發(fā)生瞬時錯誤的現(xiàn)象稱為冒險。4.3組合邏輯電路中的競爭-冒險電路產(chǎn)生錯誤動作體現(xiàn)為輸出端產(chǎn)生尖峰脈沖，產(chǎn)生0尖峰脈沖的稱為0型冒險,產(chǎn)生1尖峰脈沖的稱為1型冒險。0型冒險1型冒險2.競爭-冒險的判斷判斷一個組合邏輯電路是否存在競爭-冒險有兩種常用的方法:代數(shù)法和卡諾圖法。1)代數(shù)法在一個組合邏輯電路中,如果某個門電路的輸出表達(dá)式在一定條件下簡化為或的形式,而式中的A和是變量A經(jīng)過不同傳輸途徑來的,則該電路存在競爭-冒險現(xiàn)象。

存在0型冒險存在1型冒險首先，找出具有競爭能力的變量，然后逐次改變其它變量，判斷是否存在冒險，是何種冒險。例

判斷是否存在冒險現(xiàn)象。解由函數(shù)可看出變量A和C具有競爭能力，且有BC=00 F=ABC=01F=ABC=10F=ABC=11F=A+AAB=00F=CAB=01 F=1AB=10 F=CAB=11 F=C例

判斷F=(A+C)(A+B)(B+C)的冒險情況。解變量A、C具有競爭能力，冒險判別如下：BC=00F=AA

AB=00F=CC

BC=01F=0AB=01F=CBC=10F=A

AB=10F=0BC=11F=1AB=11F=1A變量C變量由上可看出，當(dāng)B=C=0和A=B=0時將產(chǎn)生偏“0”冒險。判斷如圖所示的邏輯電路是否存在冒險。2)卡諾圖法如果邏輯函數(shù)對應(yīng)的卡諾圖中存在相切的圈,而相切的兩個方格又沒有同時被另一個圈包含,則當(dāng)變量組合在相切方格之間變化時,存在競爭-冒險現(xiàn)象。判斷實現(xiàn)邏輯表達(dá)式的電路是否存在冒險。AB00011110CD000111103.競爭-冒險現(xiàn)象的消除方法消除組合邏輯電路中競爭-冒險現(xiàn)象的常用方法有:濾波法、脈沖選通法和修改設(shè)計法。1)濾波法濾波法是在門電路的輸出端接上一個濾波電容,將尖峰脈沖的幅度削減至門電路的閾值電壓以下,2)脈沖選通法脈沖選通法是在電路中加入一個選通脈沖,在確定電路進(jìn)入穩(wěn)定狀態(tài)后,才讓電路輸出選通,否則封鎖電路輸出。3)修改設(shè)計法(增加多余項)（1）代數(shù)法。（2）卡諾圖法。通過增加由這兩個相切方格組成的圈,就可以消除競爭-冒險現(xiàn)象。4.4若干常用組合邏輯電路4.4.1編碼器編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進(jìn)制代碼普通編碼器優(yōu)先編碼器一、普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進(jìn)制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項化簡，得：二、優(yōu)先編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低電平實例：

74HC148選通信號選通信號附加輸出信號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意控制端擴(kuò)展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時，(2)才允許工作第(1)片

時表示對

的編碼低3位輸出應(yīng)是兩片的輸出的“或”三、二-十進(jìn)制優(yōu)先編碼器將編成0110~1110

的優(yōu)先權(quán)最高，

最低輸入的低電平信號變成一個對應(yīng)的十進(jìn)制的編碼4.3.2譯碼器譯碼：將每個輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等一、二進(jìn)制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達(dá)式：用電路進(jìn)行實現(xiàn)用二極管與門陣列組成的3線－8線譯碼器

集成譯碼器實例：74HC138低電平輸出附加控制端74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進(jìn)行擴(kuò)展例：用74HC138（3線—8線譯碼器）

4線—16線譯碼器D3=1D3=0二、二—十進(jìn)制譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC4274138譯碼器的真值表可以得到如下輸出邏輯表達(dá)式:譯碼器的輸出提供了其輸入變量所有不同的最小項用MSI譯碼器實現(xiàn)組合邏輯函數(shù)譯碼器實現(xiàn)組合邏輯函數(shù)的步驟:將要實現(xiàn)的邏輯函數(shù)轉(zhuǎn)換成相應(yīng)的形式。將相應(yīng)的輸出端信號進(jìn)行相或或相與。用74138實現(xiàn)邏輯函數(shù)例：利用74HC138設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：譯碼器作為其它芯片的片選信號四、顯示譯碼器1.七段字符顯示器如：(a)外形圖(b)共陰極(c)共陽極半導(dǎo)體數(shù)碼管圖3-15七段數(shù)碼管字形顯示方式2.BCD七段字符顯示譯碼器 （代碼轉(zhuǎn)換器）7448輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡諾圖BCD－七段顯示譯碼器7448的邏輯圖

：稱為燈測試輸入端，低電平有效。當(dāng)=0時，數(shù)碼管顯示數(shù)字8，表明該數(shù)碼管正常工作；否則，數(shù)碼管不能正常顯示。數(shù)碼管正常顯示時，應(yīng)令端接高電平。：稱為滅零輸入端，低電平有效，用于將無效的零滅掉。7448的附加控制信號：滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當(dāng)輸入，且滅零輸入信號時，才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了例：利用和的配合，實現(xiàn)多位顯示系統(tǒng)的滅零控制設(shè)計一個有滅零控制的10位數(shù)碼顯示系統(tǒng)，要求保留小數(shù)點后一位有效數(shù)字。

整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號4.3.3數(shù)據(jù)選擇器從多路數(shù)據(jù)中選擇某一路數(shù)據(jù)輸出的邏輯電路稱為“數(shù)據(jù)選擇器”，簡稱MUX，或稱“多路調(diào)制器”、“多路數(shù)字開關(guān)”。四選一數(shù)據(jù)選擇器的真值表A1A0D3D2D1D0Y00×××D0

01××D1×10×D2××11D3×××D0D1D2D3傳輸門N溝道P溝道A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153

分析其中的一個“四選一”例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個八選一數(shù)據(jù)選擇器74151具有互補(bǔ)輸出的八選一數(shù)據(jù)選擇器MSI74151八選一數(shù)據(jù)選擇器

(a)引腳圖;(b)邏輯符號二、用數(shù)據(jù)選擇器設(shè)計組合電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)例如：用MSI數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)方法有兩種:比較法和圖表法比較法的一般步驟如下:（1）選擇接到數(shù)據(jù)選擇端的函數(shù)變量。（2）寫出數(shù)據(jù)選擇器輸出的邏輯表達(dá)式。（3）將要實現(xiàn)的邏輯函數(shù)轉(zhuǎn)換為標(biāo)準(zhǔn)與或表達(dá)式。（4）對照數(shù)據(jù)選擇器輸出表達(dá)式和待實現(xiàn)函數(shù)的表達(dá)式,確定數(shù)據(jù)輸入端的值。（5）連接電路。真值表法的一般步驟如下:（1）選擇接到數(shù)據(jù)選擇端的函數(shù)變量。（2）畫出邏輯函數(shù)和數(shù)據(jù)選擇器的真值表。（3）確定各個數(shù)據(jù)輸入端的值。（4）連接電路。1)函數(shù)變量的數(shù)目m等于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n把變量一對一接到數(shù)據(jù)選擇端,各個數(shù)據(jù)輸入端依據(jù)具體函數(shù)接“0”或“1”例3.3用MSI74151八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)當(dāng)D0=0,D1=D2=D3=D4=D5=D6=1,D7=0時,Y=F2)函數(shù)變量的數(shù)目m多于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n【例3.4】

用MSI74151八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)當(dāng)A2=A,A1=B,A0=C且D0=0、Ｄ1=D’、D2=D、D3=1、D4=D、D5=1、D6=0、D7=1時,Y=F。當(dāng)A2=A,A1=B,A0=D且D0=C、D1=0、D2=C、D3=1、D4=C、D5=1、D6=C、D7=C時,Y=F。當(dāng)A2=A,A1=B,A0=C且D0=0、Ｄ1=D’、D2=D、D3=1、D4=D、D5=1、D6=0、D7=1時,Y=F。當(dāng)A2=A,A1=B,A0=D且D0=C、D1=0、D2=C、D3=1、D4=C、D5=1、D6=C、D7=C時,Y=F。卡諾圖法：首先選定地址變量；然后在卡諾圖上確定地址變量控制范圍，即輸入數(shù)據(jù)區(qū)；最后由數(shù)據(jù)區(qū)確定每一數(shù)據(jù)輸入端的連接。【例3.4】

用MSI74151八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)111111111AB00011110CD00011110111111111AB00011110CD00011110