CPU制造是一項極為復(fù)雜過程，當(dāng)今世上只有少數(shù)幾家廠商含有研發(fā)和生產(chǎn)CPU能力。CPU發(fā)展史也能夠看作是制作工藝發(fā)展史。幾乎每一次制作工藝改善全部能為CPU發(fā)展帶來最強大源動力，不管是Intel還是AMD，制作工藝全部是發(fā)展藍圖中重中之重。1、CPU生產(chǎn)過程要了解CPU生產(chǎn)工藝，我們需要先知道CPU是怎么被制造出來。讓我們分多個步驟學(xué)習(xí)CPU生產(chǎn)過程。（1）

硅提純生產(chǎn)CPU等芯片材料是半導(dǎo)體，現(xiàn)階段關(guān)鍵材料是硅Si，這是一個非金屬元素，從化學(xué)角度來看，因為它處于元素周期表中金屬元素區(qū)和非金屬元素區(qū)交界處，所以含有半導(dǎo)體性質(zhì)，適合于制造多種微小晶體管，是現(xiàn)在最適宜于制造現(xiàn)代大規(guī)模集成電路材料之一。在硅提純過程中，原材料硅將被熔化，并放進一個巨大石英熔爐。這時向熔爐里放入一顆晶種，方便硅晶體圍著這顆晶種生長，直到形成一個幾近完美單晶硅。以往硅錠直徑大全部是200毫米，而CPU廠商正在增加300毫米晶圓生產(chǎn)。（2）切割晶圓硅錠造出來了，并被整型成一個完美圓柱體，接下來將被切割成片狀，稱為晶圓。晶圓才被真正用于CPU制造。所謂“切割晶圓”也就是用機器從單晶硅棒上切割下一片事先確定規(guī)格硅晶片，并將其劃分成多個細小區(qū)域，每個區(qū)域全部將成為一個CPU內(nèi)核(Die)。通常來說，晶圓切得越薄，相同量硅材料能夠制造CPU成品就越多。（3）影?。≒hotolithography）在經(jīng)過熱處理得到硅氧化物層上面涂敷一個光阻(Photoresist)物質(zhì)，紫外線經(jīng)過印制著CPU復(fù)雜電路結(jié)構(gòu)圖樣模板照射硅基片，被紫外線照射地方光阻物質(zhì)溶解。而為了避免讓不需要被曝光區(qū)域也受到光干擾，必需制作遮罩來遮蔽這些區(qū)域。這是個相當(dāng)復(fù)雜過程，每一個遮罩復(fù)雜程度得用10GB數(shù)據(jù)來描述。（4）蝕刻(Etching)這是CPU生產(chǎn)過程中關(guān)鍵操作，也是CPU工業(yè)中重頭技術(shù)。蝕刻技術(shù)把對光應(yīng)用推向了極限。蝕刻使用是波長很短紫外光并配合很大鏡頭。短波長光將透過這些石英遮罩孔照在光敏抗蝕膜上，使之曝光。接下來停止光照并移除遮罩，使用特定化學(xué)溶液清洗掉被曝光光敏抗蝕膜，和在下面緊貼著抗蝕膜一層硅。然后，曝光硅將被原子轟擊，使得暴露硅基片局部摻雜，從而改變這些區(qū)域?qū)щ姞顟B(tài)，以制造出N井或P井，結(jié)合上面制造基片，CPU門電路就完成了。（5）反復(fù)、分層為加工新一層電路，再次生長硅氧化物，然后沉積一層多晶硅，涂敷光阻物質(zhì)，反復(fù)影印、蝕刻過程，得到含多晶硅和硅氧化物溝槽結(jié)構(gòu)。反復(fù)多遍，形成一個3D結(jié)構(gòu)，這才是最終CPU關(guān)鍵。每幾層中間全部要填上金屬作為導(dǎo)體。IntelPentium4處理器有7層，而AMDAthlon64則達成了9層。層數(shù)決定于設(shè)計時CPU布局，和經(jīng)過電流大小。（6）封裝這時CPU是一塊塊晶圓，它還不能直接被用戶使用，必需將它封入一個陶瓷或塑料封殼中，這么它就能夠很輕易地裝在一塊電路板上了。封裝結(jié)構(gòu)各有不一樣，但越高級CPU封裝也越復(fù)雜，新封裝往往能帶來芯片電氣性能和穩(wěn)定性提升，并能間接地為主頻提升提供堅實可靠基礎(chǔ)。（7）數(shù)次測試測試是一個CPU制造關(guān)鍵步驟，也是一塊CPU出廠前必需考驗。這一步將測試晶圓電氣性能，以檢驗是否出了什么差錯，和這些差錯出現(xiàn)在哪個步驟（假如可能話）。接下來，晶圓上每個CPU關(guān)鍵全部將被分開測試。因為SRAM（靜態(tài)隨機存放器，CPU中緩存基礎(chǔ)組成）結(jié)構(gòu)復(fù)雜、密度高，所以緩存是CPU中輕易出問題部分，對緩存測試也是CPU測試中關(guān)鍵部分。每塊CPU將被進行完全測試，以檢驗其全部功效。一些CPU能夠在較高頻率下運行，所以被標(biāo)上了較高頻率；而有些CPU因為種種原因運行頻率較低，所以被標(biāo)上了較低頻率。最終，部分CPU可能存在一些功效上缺點，假如問題出在緩存上，制造商仍然能夠屏蔽掉它部分緩存，這意味著這塊CPU仍然能夠出售，只是它可能是Celeron等低端產(chǎn)品。當(dāng)CPU被放進包裝盒之前，通常還要進行最終一次測試，以確保之前工作正確無誤。依據(jù)前面確定最高運行頻率和緩存不一樣，它們被放進不一樣包裝，銷往世界各地。2、不停進步生產(chǎn)工藝伴隨生產(chǎn)工藝進步，CPU應(yīng)該是越做越??？可為何現(xiàn)在CPU仿佛尺寸并沒有降低多少，那么是什么原因呢？實際上CPU廠商很期望把CPU集成度深入提升，一樣也需要把CPU做得更小，不過因為現(xiàn)在生產(chǎn)工藝還達不到這個要求。

生產(chǎn)工藝這4個字到底包含些什么內(nèi)容呢，這其中有多少高精尖技術(shù)匯聚，CPU生產(chǎn)廠商是怎樣應(yīng)正確呢？下文將依據(jù)上面CPU制造7個步驟展開敘述，讓我們一起了解當(dāng)今不停進步CPU生產(chǎn)工藝。（1）晶圓尺寸硅晶圓尺寸是在半導(dǎo)體生產(chǎn)過程中硅晶圓使用直徑值。硅晶圓尺寸越大越好，因為這么每塊晶圓能生產(chǎn)更多芯片。比如，一樣使用0.13微米制程在200mm晶圓上能夠生產(chǎn)大約179個處理器關(guān)鍵，而使用300mm晶圓能夠制造大約427個處理器關(guān)鍵，300mm直徑晶圓面積是200mm直徑晶圓2.25倍，出產(chǎn)處理器個數(shù)卻是后者2.385倍，而且300mm晶圓實際成本并不會比200mm晶圓來得高多少，所以這種成倍生產(chǎn)率提升顯然是全部芯片生產(chǎn)商所喜愛。然而，硅晶圓含有一個特征卻限制了生產(chǎn)商隨意增加硅晶圓尺寸，那就是在晶圓生產(chǎn)過程中，離晶圓中心越遠就越輕易出現(xiàn)壞點。所以從硅晶圓中心向外擴展，壞點數(shù)呈上升趨勢，這么我們就無法隨心所欲地增大晶圓尺寸。總來說，一套特定硅晶圓生產(chǎn)設(shè)備所能生產(chǎn)硅晶圓尺寸是固定，假如對原設(shè)備進行改造來生產(chǎn)新尺寸硅晶圓話，花費資金是相當(dāng)驚人，這些費用幾乎能夠建造一個新生產(chǎn)工廠。不過半導(dǎo)體生產(chǎn)商們也總是盡最大努力控制晶圓上壞點數(shù)量，生產(chǎn)更大尺寸晶圓，比如8086CPU制造時最初所使用晶圓尺寸是50mm，生產(chǎn)Pentium4時使用200mm硅晶圓，而Intel新一代Pentium4Prescott則使用300mm尺寸硅晶圓生產(chǎn)。300mm晶圓被關(guān)鍵使用在90納米和65納米芯片制造上。（2）蝕刻尺寸蝕刻尺寸是制造設(shè)備在一個硅晶圓上所能蝕刻一個最小尺寸，是CPU關(guān)鍵制造關(guān)鍵技術(shù)參數(shù)。在制造工藝相同時，晶體管越多處理器內(nèi)核尺寸就越大，一塊硅晶圓所能生產(chǎn)芯片數(shù)量就越少，每顆CPU成本就要隨之提升。反之，假如更優(yōu)異制造工藝，意味著所能蝕刻尺寸越小，一塊晶圓所能生產(chǎn)芯片就越多，成本也就隨之降低。比如8086蝕刻尺寸為3μm，Pentium蝕刻尺寸是0.80μm，而Pentium4蝕刻尺寸目前是0.09μm（90納米）。現(xiàn)在Intel300mm尺寸硅晶圓廠能夠做到0.065μm（65納米）蝕刻尺寸。另外，每一款CPU在研發(fā)完成時其內(nèi)核架構(gòu)就已經(jīng)固定了，后期并不能對關(guān)鍵邏輯再作過大修改。所以，伴隨頻率提升，它所產(chǎn)生熱量也隨之提升，而更優(yōu)異蝕刻技術(shù)另一個關(guān)鍵優(yōu)點就是能夠減小晶體管間電阻，讓CPU所需電壓降低，從而使驅(qū)動它們所需要功率也大幅度減小。所以我們看到每一款新CPU關(guān)鍵，其電壓較前一代產(chǎn)品全部有對應(yīng)降低，又因為很多原因抵消，這種下降趨勢并不顯著。我們前面提到了蝕刻這個過程是由光完成，所以用于蝕刻光波長就是該技術(shù)提升關(guān)鍵。現(xiàn)在在CPU制造中關(guān)鍵是采取2489埃和1930埃（1埃=0.1納米）波長氪/氟紫外線，1930埃波長用在芯片關(guān)鍵點上，關(guān)鍵應(yīng)用于0.18微米和0.13微米制程中，而現(xiàn)在Intel是最新90納米制程則采取了波長更短1930埃氬/氟紫外線。以上兩點就是CPU制造工藝中兩個原因決定，也是基礎(chǔ)生產(chǎn)工藝。這里有些問題要說明一下。Intel是全球制造技術(shù)最優(yōu)異且擁有工廠最多企業(yè)（Intel有10家以上工廠做CPU），它掌握技術(shù)也相當(dāng)多，后面有具體敘述。AMD和Intel相比則是一家小企業(yè)，加上新工廠Fab36，它有3家左右CPU制造工廠。同時AMD沒有能力自己研發(fā)很多新技術(shù)，它關(guān)鍵是經(jīng)過戰(zhàn)略合作關(guān)系獲取技術(shù)。在0.25微米制程上，AMD和Intel在技術(shù)上處于同一水平，不過在向0.18微米轉(zhuǎn)移時落在了后面。在感覺無法獨自趕上Intel以后，AMD和摩托羅拉建立了戰(zhàn)略合作伙伴關(guān)系。摩托羅拉擁有很多優(yōu)異電子制造技術(shù)，用于Apple電腦PowerPC芯片HiPerMOS7(HiP7)就是她們完成；AMD在取得授權(quán)后一下子就擁有了很多新技術(shù)，其中部分技術(shù)甚至比Intel0.13微米技術(shù)還要好。現(xiàn)在AMD選擇了IBM來共同開發(fā)65納米和45納米制造技術(shù)。它選擇這些全部是相當(dāng)有前景合作伙伴，尤其是IBM，一直作為業(yè)界技術(shù)領(lǐng)袖，它是第一個使用銅互連、第一個使用低K值介電物質(zhì)、第一個使用SOI等技術(shù)企業(yè)。AMD取得大多數(shù)技術(shù)很優(yōu)異，而且對生產(chǎn)設(shè)備要求不高，生產(chǎn)成本控制很低，這也是AMD優(yōu)勢。圖為AMD新工廠Fab36中采取APM3.0(AutomatedPrecisionManufacturing)技術(shù)，可深入實現(xiàn)制造自動化，效率化。同時AMD還建造了自己無塵試驗室。（3）金屬互連層在前面第5節(jié)“反復(fù)、分層”中，我們知道了不一樣CPU內(nèi)部互連層數(shù)是不一樣。這和廠商設(shè)計是相關(guān)，但它也能夠間接說明CPU制造工藝水平。這種設(shè)計沒有什么好說了，Intel在這方面已經(jīng)落后了，當(dāng)她們在0.13微米制程上使用6層技術(shù)時，其它廠商已經(jīng)使用7層技術(shù)了；而當(dāng)Intel準(zhǔn)備好使用7層時，IBM已經(jīng)開始了8層技術(shù)；當(dāng)Intel在Prescott中引人7層帶有Lowk絕緣層銅連接時，AMD已經(jīng)用上9層技術(shù)了。更多互連層能夠在生產(chǎn)上億個晶體管CPU(比如Prescott)時提供更高靈活性。7層金屬銅互連技術(shù)顯微圖片：我們知道當(dāng)晶體管尺寸不停減小而處理器上集成晶體管又越來越多時候，連接這些晶體管金屬線路就愈加關(guān)鍵了。尤其是金屬線路容量直接影響信息傳送速度。在90納米制程上，Intel推出了新絕緣含碳二氧化硅來替換氟化硅酸鹽玻璃，并同時表示這能夠增加18%內(nèi)部互連效率。3、CPU制造工藝前進方向在現(xiàn)有常規(guī)工藝支撐下，CPU極難再向前發(fā)展，而且碰到越來越多障礙，接下來討論CPU繼續(xù)發(fā)展方向?，F(xiàn)在存在著兩種泄漏電流：首先是門泄漏，這是電子一個自發(fā)運動，由負極硅底板經(jīng)過管道流向正極門；其次是經(jīng)過晶體管通道硅底板進行電子自發(fā)從負極流向正極運動。這個被稱作亞閾泄漏或是關(guān)狀態(tài)泄漏(也就是說當(dāng)晶體管處于“關(guān)”狀態(tài)下，也會進行部分工作)。這二者全部需要提升門電壓和驅(qū)動電流來進行賠償。這種情況自然能量消耗和發(fā)燒量全部有負面影響?，F(xiàn)在讓我們回顧一下場效應(yīng)晶體管中一個部分——在門和通道之間絕緣二氧化硅(silicondioxide)薄層。這個薄層作用就相當(dāng)于一個電子屏障，用途也就是預(yù)防門泄漏。很顯然，這個層越是厚，其阻止泄漏效果就越好。不過還要考慮它在通道中影響，假如我們想要縮短通道(也就是減小晶體管體積)，就必需降低這個層。在過去中，這個薄層厚度已經(jīng)逐步達成整個通道長度1/45?，F(xiàn)在，處理器廠商們正在做是使這個層越來越薄，而不顧隨之增加門泄漏。不過這個方法也有它程度，Intel技術(shù)員說這個薄層最小厚度是2.3納米，假如低于這個厚度，門泄漏將急劇增大。這也是摩爾本人提到“漏電率快速上升”而制約摩爾定律繼續(xù)前進。到現(xiàn)在為止，處理器廠商還沒有對亞閾泄漏做什么工作，不過這一情況很快就要改變了。操作電流和門操作時間是標(biāo)志晶體管性能兩個關(guān)鍵參數(shù)，而亞閾泄漏對二者有不小影響。為了確保晶體管性能，廠商們不得不提升驅(qū)動電流來得到想要結(jié)果。這點在主板供電系統(tǒng)和電源規(guī)范中有顯著表現(xiàn)，我們也能夠了解為何越來越多供電和散熱規(guī)范是Intel等CPU廠商提出。（1）SOI技術(shù)在全部處理方案中，SOI(SilicononInsulator，絕緣層上覆硅)看上去最有前景。關(guān)鍵很其實現(xiàn)很簡單：晶體管經(jīng)過一個更厚絕緣層從硅晶元中分離出來。這么做含有很多優(yōu)點：首先，這么在晶體管通道中就不會再有不受控制電子運動，也就不會對晶體管電子特征有什么影響；其次，在將閾值電壓加載到門電路上后，驅(qū)動電流出現(xiàn)前通道電離時間間隔也減小了，也就是說，晶體管“開”和“關(guān)”狀態(tài)切換性能提升了，這可是晶體管性能第二大關(guān)鍵性能參數(shù)；同時在速度不變情況下，我們能夠也能夠降低閾值電壓，或是同時提升性能和降低電壓。舉個例子來說，假如閾值電壓保持不變，性能能夠提升30%，那么假如我們將頻率保持不變而將注意力集中在節(jié)能性上，那么我們也能夠節(jié)省大約50%能耗。另外，在晶體管本身能夠處理多種錯誤時(比如空間例子進入通道進行電離)，通道特征也變得輕易估計了。而SOI不足在于必需減小晶體管漏極/源區(qū)域深度，而這將造成晶體管阻抗升高。同時，SOI技術(shù)也意味著晶體管成本提升了10%。（2）LowK互連層技術(shù)相關(guān)功耗和漏電問題，還有一個大家耳熟能詳技術(shù)就是LowK互連層。在集成電路工藝中，有著極好熱穩(wěn)定性、抗?jié)裥远趸枰恢笔墙饘倩ヂ?lián)線路間使用關(guān)鍵絕緣材料。伴隨互聯(lián)中導(dǎo)線電阻（R）和電容（C）所產(chǎn)生寄生效應(yīng)越來越顯著，低介電常數(shù)材料替換傳統(tǒng)絕緣材料二氧化硅也就成為集成電路工藝發(fā)展又一肯定選擇。這里“K”就是介電常數(shù)，LowK就是低介電常數(shù)材料。LowK技術(shù)最初由IBM開發(fā)，當(dāng)初產(chǎn)業(yè)大背景是——伴隨電路板蝕刻精度越來越高，芯片上集成電路越來越多，信號干擾也就越來越強，所以IBM致力于開發(fā)、發(fā)展一個新多晶硅材料。IBM聲稱，LowK材料幫助處理了芯片中信號干擾問題。而Intel目標(biāo)是使用低介電常數(shù)材料來制作處理器導(dǎo)線間絕緣體。這種LowK材料能夠很好地降低線路間串?dāng)_，從而降低處理器功耗，提升處理器高頻穩(wěn)定性。

下表為多個材料相對介電常數(shù)：材料/比較項目LowkSiO2+CVD*SiO2Highk

相對介電常數(shù)2.503.804.5025.00*SiO2+CVD代表等離子CVD方法制造材料在技術(shù)應(yīng)用中，LowK材料最先出現(xiàn)在ATi9600XT中。CPU方面，Prescott是Intel第一款使用7層帶有LowK絕緣層CPU，同時使用了Carbon-DopedOxide（CDO）(最新低介電常數(shù)CDO絕緣體)絕緣體材料，降低了線到線之間電容，許可提升芯片中信號速度和降低功耗。LowK現(xiàn)在最大缺點是實際應(yīng)用效果不顯著，需要新材料介入，比如從有機材料領(lǐng)域?qū)で蟀l(fā)展。LowK材料開發(fā)速度能夠說是空前迅猛，前景光明，不過還是需要注意部分老問題，比如工藝不成熟、銅互連技術(shù)缺點還有良品率問題等。另外現(xiàn)在LowK材料可靠性還不高，不很耐高溫而且比較脆弱，nVidia就已經(jīng)指出LowK材料易碎性。（3）應(yīng)變硅技術(shù)晶體管結(jié)構(gòu)也將有所改變。不過不是在數(shù)量上，通道長度將從60nm下降到50nm，而其它東西則保持不變。實際上其它東西全部是由通道長度決定，不管是晶體管速度還是大小。為了確保有利原因發(fā)揮同時減小負面原因，Intel會在應(yīng)變硅(Strainedsilicon)和新型銅和含碳二氧化硅互連低溫介電體上使用開始使用90納米技術(shù)。這個氧化物薄層很薄，僅有1.2納米厚，完全符合上面提到厚度為通道長度1/45，卻超出了Intel自己宣稱2.3納米極限值。應(yīng)變硅使用目標(biāo)和二氧化硅層相反，它是作為電子屏蔽出現(xiàn)，在其下通道則是電子由發(fā)射端到接收端路徑，電流越高，電子運動就越輕易，速度也越快。通道通常是用硅制成，不過在使用應(yīng)變硅以后，就需要將原子拉長，那么電子在經(jīng)過稀疏原子格時碰到阻抗就大大下降。Intel宣稱只需將硅原子拉長1%，就能夠提升10-20%電流速度，而成本只增加了2%。（4）Terahertz晶體管和HighK&DST在未來Intel會怎樣繼續(xù)發(fā)展下去呢？首先，她們一定會榨干硅晶體管最終一分“油水”，將其稱作Terahertz晶體管(Terahertz就是1THz，也就是1000GHz)?，F(xiàn)在Intel已經(jīng)做出了15納米晶體管樣品，很顯然這種晶體管將帶來巨大功耗、發(fā)燒量和電流泄漏，假如沒有什么技術(shù)改善就毫無實用價值。做出Terahertz晶體管首先需要使用不一樣原料，因為她們決定了晶體管基礎(chǔ)特征。二氧化硅作為門和通道之間絕緣層已經(jīng)不適合，而需要用到Intel稱為高K門電介質(zhì)(HighKgateDielectric)材料，Intel宣告已經(jīng)完成了對High-K金屬門電路晶體管技術(shù)研發(fā)。這種材料對電子泄漏阻隔效果是二氧化硅10000倍。這項技術(shù)也通常被簡寫為“HighK”技術(shù)，我們有必需做簡單了解。HighK全稱應(yīng)該是HighK金屬門電路晶體管技術(shù)，它是由Intel負責(zé)研發(fā)下一代CMOS晶體管門電路部分。它采取高介電常數(shù)材料，以達成更高單個晶體管容量。容量大則意味著轉(zhuǎn)換周期短，這意味著晶體管速度將愈加快，同時功耗比傳統(tǒng)CMOS晶體管降低很多，Intel說100倍不會是夸張，在現(xiàn)有工藝水平前提下功率可能只會有20-80倍降低，不過在45nm技術(shù)利用后，100倍以上決對有可能！這意味著采取High-K材料晶體管處理器，在發(fā)燒量方面將有很大優(yōu)勢。第二個關(guān)鍵是稱為耗盡型襯底晶體管(depletedsubstratetransistor，DST)技術(shù)，實際上就是SOI技術(shù)變形。Intel一直對SOI技術(shù)抱著懷疑態(tài)度，假如沒有什么關(guān)鍵理由她們是不會使用這項技術(shù)。Intel認(rèn)為使用完全耗盡通道沒有任何好處，這個通道會變得很小，大約10納米左右，這是極難制造，同時也因為發(fā)射端