電子技術(shù)基礎(chǔ)實驗指導教程 教案 8.3集成邏輯電路的連接和驅(qū)動_第1頁
電子技術(shù)基礎(chǔ)實驗指導教程 教案 8.3集成邏輯電路的連接和驅(qū)動_第2頁
電子技術(shù)基礎(chǔ)實驗指導教程 教案 8.3集成邏輯電路的連接和驅(qū)動_第3頁
全文預覽已結(jié)束

付費下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

教案首頁專業(yè)：科目：電子技術(shù)基礎(chǔ)實驗指導授課人：授課日期授課班級計劃課時實用課時審批簽字22課題8.3集成邏輯電路的連接和驅(qū)動教學目的1．掌握TTL、CMOS集成電路的輸入電路與輸出電路的性質(zhì)。2．掌握集成邏輯電路相互連接時應遵守的規(guī)則和實際連接方法。主要教學內(nèi)容測試TTL電路74LS00及CMOS電路CC4001的輸出特性。74LS00與非門和CC4001或非門的引腳排列如圖8-9所示。圖8-974LS00與非門和CC4001或非門的引腳排列測試電路如圖8-10所示，圖中以與非門74LS00為例畫出了高、低電平兩種輸出狀態(tài)下輸出特性的測試方法。通過改變電位器的阻值，可獲得輸出特性曲線，R為限流電阻。圖8-10與非門電路的輸出特性測試電路（1）測試TTL電路74LS00的輸出特性。在實驗裝置的合適位置選取一個14P插座，插入74LS00，R的取值為100Ω，高電平輸出時，RP取47kΩ，低電平輸出時，RP取10kΩ，高電平測試時應測量空載到最小允許高電平（2.7V）之間的一系列點；低電平測試時應測量空載到最大允許低電平（0.4V）之間的一系列點。（2）測試CMOS電路CC4001的輸出特性。測試時R取470Ω，RP取4.7kΩ。高電平測試時應測量從空載到輸出電平降到4.6V為止的一系列點；低電平測試時應測量從空載到輸出電平升到0.4V為止的一系列點。1．TTL電路驅(qū)動CMOS電路用74LS00的一個門來驅(qū)動CC4001的4個門，實驗電路如圖8-8所示，R取3kΩ。測量連接3kΩ與不連接3kΩ電阻時74LS00的輸出高、低電平及CC4001的邏輯功能，測試邏輯功能時，可用實驗裝置上的邏輯筆進行測試，邏輯筆的電源VCC接+5V，其輸入口INPUT通過一根導線接至所需的測試點。2．CMOS電路驅(qū)動TTL電路電路如圖8-11所示，被驅(qū)動的電路用74LS00的8個門并聯(lián)。電路的輸入端接邏輯電平開關(guān)的輸出插口，8個輸出端分別接邏輯電平顯示器的輸入插口。先用CC4001的一個門來驅(qū)動，觀測CC4001的輸出電平和74LS00的邏輯功能。然后將CC4001的其余3個門一個個并聯(lián)到第一個門上（輸入與輸入并聯(lián)，輸出與輸出并聯(lián)），分別觀察CMOS的輸出電平及74LS00的邏輯功能。最后用74HC00代替CC4001，測試其輸出電平及系統(tǒng)的邏輯功能。圖8-11CMOS電路驅(qū)動TTL電路教學方法實驗教學教具數(shù)字電子實驗臺作業(yè)1．整理實驗數(shù)據(jù)，作出輸出特性曲線，并進行分析。2．通過本次實驗，你對不同集成門電路的連接可得出什么結(jié)論?所用教

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論