第四章組合邏輯電路本章重點及要求：

1、理解組合邏輯電路概念、特點。2、掌握組合邏輯電路的一般分析方法和設(shè)計方法的步驟，3、熟悉加法器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器?！?—1組合邏輯電路概述一、組合邏輯電路

1、什么是組合邏輯電路

任意時刻輸出狀態(tài)，只取決于該時刻的輸入信號狀態(tài)，而于信號作用前的狀態(tài)無關(guān)，這種電路稱為組合邏輯電路。

2、組合邏輯電路結(jié)構(gòu)框圖

輸出與輸入之間的邏輯關(guān)系可以用一組邏輯函數(shù)表示：

二、組合邏輯電路特點

1、邏輯功能特點

（1）

電路輸入狀態(tài)確定后，輸出狀態(tài)則唯一地被確定，因而輸出變量是輸入變量的邏輯函數(shù)。

（2）電路的輸出狀態(tài)不影響輸入狀態(tài)，電路的歷史狀態(tài)不影響輸出狀態(tài)。2、

結(jié)構(gòu)特點：

（1）電路中不存在輸出端到輸入端的反饋通路。

（2）電路中不包含存儲信號的記憶元件，一般由門電路組成。

§4—2組合邏輯電路分析

一、組合邏輯電路分析步驟：

1、根據(jù)給定的邏輯電路圖，寫出輸出函數(shù)的邏輯函數(shù)式。

2、對邏輯函數(shù)式進行化簡或變換，求出最簡邏輯函數(shù)式。

3、設(shè)定輸入狀態(tài)，求對應(yīng)的輸出狀態(tài)，列出邏輯真值表。

4、由真值表分析確定電路的邏輯功能。

二、舉例

例1已知組合邏輯電路如圖所示，分析該電路的邏輯功能。

解：（1）寫出邏輯函數(shù)式

（2）最簡函數(shù)式無需化簡變換。

（3）寫出真值表

ABC

Y000001010011100101110111000111101110000101101001（4）邏輯功能分析

由真值表可知，當三個輸入變量A、B、C中有奇數(shù)個1時，則輸出為1，否則輸出為0。此電路可用于檢查三位二進制代碼的奇偶性，所以該組合邏輯電路為奇偶校驗電路。

EWB思考：電路中將“=1”換成“=”后結(jié)果將會怎樣？例2已知邏輯電路如圖所示，分析該電路的邏輯功能。

解：（1）

（2）已是最簡函數(shù)式

（3）列出真值表

ABCABBCACAB+BC+ACY000001010011100101110111

0000000000000101000000111001111100010111（4）邏輯功能分析

由真值表知，在三個輸入變量中，只要有兩個以上（包括兩個）變量為1時，則輸出為1，該電路為三變量的多數(shù)表決器。

例3、試分析圖中所示電路的邏輯功能。

解：（1）寫出邏輯函數(shù)式

（2）邏輯函數(shù)式化簡

（3）列出真值表

ABY2Y10001101100010110（4）邏輯功能分析

該電路是一位二進制加法電路，又稱半加器。半加器：對兩個輸入數(shù)據(jù)位進行加法,輸出一個結(jié)果位,不考慮數(shù)據(jù)的進位。（5）電路的改進

例4、已知一個三輸出端組合邏輯電路如圖所示，分析電路功能。

解：（1）寫出邏輯函數(shù)式

（2）化簡邏輯函數(shù)

（3）列真值表

ABCY2Y1Y0000001010011100101110111000001011010110111101100（4）電路邏輯功能分析

當A、B、C三變量從000-111變化，輸出端Y2、Y1、Y0每次僅有一個輸出端變化，該電路是代碼變換電路，將三位二進制碼變換成三位循環(huán)格雷碼。（5）簡化改進電路

由化簡邏輯函數(shù)式，可得另一種簡單得邏輯電路，其邏輯功能完全相同。例5分析下面電路的邏輯功能解：（1）寫邏輯函數(shù)式（2）化簡邏輯函數(shù)式（3）列真值表（4）分析邏輯功能邏輯函數(shù)式邏輯功能分析當DCBA表示二進制數(shù)小于或等于5時Y0為1，當二進制數(shù)在6和10之間時Y1為1，當二進制數(shù)大于或等于11時Y2為1。故該電路具有判斷4位二進制數(shù)值范圍邏輯功能。輸入輸出DCBAY2Y1Y0

0000000100100011010001010110011110001001101010111100110111101111

001001001001001001010010010010010100100100100100邏輯真值表例6分析下面電路的邏輯功能

解：（1）寫邏輯函數(shù)式（2）化簡邏輯函數(shù)式

（3）列真值表

邏輯真值表

AiBiCi-1CiSi

000001010011100101110111

00000100110010011100100100100110

0001011001101011

邏輯函數(shù)式

邏輯功能：一位全加器。

§4-3組合邏輯電路的設(shè)計一、組合邏輯電路一般設(shè)計步驟

1、根據(jù)邏輯問題和要求，確定輸入變量和輸出變量，列出邏輯真值表。

2、由邏輯真值表寫出邏輯函數(shù)式，或直接畫出卡諾圖。

3、對邏輯函數(shù)式化簡或變換，得到最簡邏輯函數(shù)式。

4、按照最簡邏輯函數(shù)式畫出邏輯電路圖。

二、舉例

例1、試用簡單門電路設(shè)計一位數(shù)值比較器。要求兩個二進制數(shù)A、B，當A＜B時、Y1=1，A＞B時、Y2=1，A＝B時、Y3=1，除此以外，Y1、Y2、Y3均為0狀態(tài)。

解：（1）根據(jù)題意設(shè)A、B為輸入變量，Y1、Y2、Y3為輸出變量，列出邏輯真值表。

邏輯真值表ABY2Y1Y0

00011011

001100010001（2）寫出邏輯函數(shù)式（3）畫邏輯電路圖例2、設(shè)計三變量表決器，其中A具有否決權(quán)。（1）根據(jù)題意，設(shè)輸入變量為A、B、C，輸出變量Y，列出真值表。ABCY

000001010011100101110111

00000111邏輯真值表（2）由真值表寫出邏輯函數(shù)式（3）化簡邏輯函數(shù)式，用與非門ABAC（4）畫邏輯電路圖例3、某教學樓自動電梯系統(tǒng)，有四部電梯，。主電梯為A、B、C三部，備用電梯D，當主電梯二部以上（包括二部）被占用時，備用電梯D才允許使用，設(shè)計一個用與非門構(gòu)成的主電梯監(jiān)控邏輯電路。ABCY

000001010011100101110111

00010111解：（1）根據(jù)題意要求，設(shè)A、B、C主電梯為輸入變量，當滿足條件通知備用電梯準備運行，輸出信號為Y，主電梯運行狀態(tài)為邏輯1，不運行為邏輯0，通知備用電梯運行為邏輯1，不允許使用備用電梯為邏輯0。列真值表。邏輯真值表（2）由真值表寫出邏輯函數(shù)式

（3）用卡諾圖化簡邏輯函數(shù)

BCACAB例4、設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。在正常情況下，任何時刻必有一盞燈亮，而且只允許有一占燈亮。否則為電路出現(xiàn)故障，則輸出為1，輸出為0電路正常工作。解：（1）列真值表。根據(jù)題意，設(shè)紅（R）、黃（A）、綠（G）為輸入變量，Y輸出變量，當Y=1電路出現(xiàn)故障，Y=0電路正常工作，列出邏輯真值表。（4）畫邏輯電路圖邏輯真值表RAGY

00000101001110010111011110010111（2）由邏輯真值表寫出邏輯函數(shù)式

（3）化簡邏輯函數(shù)式，用與非門實現(xiàn)。（4）畫邏輯電路圖§4--4常用組合邏輯電路一、編碼器

1、編碼器概念

能將輸入的每一個高、低電平信號編成一個對應(yīng)的二進制代碼電路稱為編碼器。

常用的編碼器分為普通編碼器（單輸入端有效）和優(yōu)先編碼器（允許多輸入端有效）。普通編碼器

—任何時刻只允許輸入一個編碼信號，即單輸入端輸入信號有效，否則輸出端發(fā)生混亂。優(yōu)先編碼器

—允許同時輸入兩個以上編碼信號，但是當N個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一信號進行編碼。2、編碼器結(jié)構(gòu)框圖

3、普通編碼器

（1）三位二進制編碼器

①框圖：

有八個輸入端代表八種信息，輸出端三個，可編23組合代碼。當輸入端為低電平信號，電路既可為其進行編碼。

②邏輯電路圖

邏輯函數(shù)式：

分析：編碼器在任何時刻只能對一個輸入信號進行編碼，不允許有兩個或兩個以上的輸入信號同時請求編碼，否則輸出編碼會發(fā)生混亂。這就是說，I0、I1……I7這8個編碼信號是相互排斥的。3位二進制編碼器真值表輸入輸出1000000001000000001000000001000000001000000001000000001000000001

000001010011100101110111邏輯功能

根據(jù)真值表可知，當輸入端有一個高電平，三個輸出端對應(yīng)一個三位二進制代碼。三位二進制編碼器分析：輸入信號為高電平有效（有效：表示有編碼請求）

輸出代碼編為原碼（對應(yīng)自然二進制數(shù)）

4、優(yōu)先編碼器

（1）8線-3線優(yōu)先編碼器74LS148

輸入輸出1000000000

××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×01111110111111111111100000101001110010111011111011010101010101010

74LS148功能表由功能表可知：

有信號無信號74LS148各個腳的功能

其中：--為選通輸入端,=0編碼器才能正常工作。

=1所有輸出端被封鎖在高電平。-選通輸出端

--擴展編碼。這兩個端主要用于擴展編碼功能。

結(jié)論：74ls148輸入端優(yōu)先級別的次序依次為I7，I6，…，I0。當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端沒有低電平輸入時，輸出端才輸出相應(yīng)該輸入端的代碼。例如：I5=0且I6=I7=1(I6、I7優(yōu)先級別高于I5)則此時輸出代碼010(為(5)10=(101)2的反碼)這就是優(yōu)先編碼器的工作原理。（2）16線-4線優(yōu)先編碼器

74LS148為8線-3線編碼器，可用兩片擴展組成16線-4線優(yōu)先編碼器。16線-4線編碼器邏輯電路圖

（3）優(yōu)先編碼器的設(shè)計

電話室需要對四種電話進行編碼，優(yōu)先權(quán)由高到低為：火警、急救、工作和生活四種電話，分別用A、B、C、D表示，編碼為11、10、01、00四個代碼，輸出端用Y1、Y0。有電話用1表示，無電話用0表示，設(shè)計該編碼電路。解：（1）根據(jù)題意列真值表

真值表ABCDY1Y01×××01××001×000111100100（2）作Y1Y0的卡諾圖，并化簡邏輯函數(shù)

Y1的卡諾圖AB邏輯函數(shù)式Y(jié)0的卡諾圖A（3）畫邏輯電路圖

二、譯碼器

1、譯碼器概念

將二進制代碼所表示的信息翻譯出來，稱為譯碼。實現(xiàn)譯碼功能的電路稱為譯碼器。常用譯碼器有二進制譯碼器、二--十進制譯碼器和顯示譯碼器。

2、二進制譯碼器

（1）將二進制代碼譯成對應(yīng)的高、低電平輸出的電路稱為二進制譯碼器。（2

）二進制譯碼器框圖二進制譯碼器有多個輸入端、多個輸出端；N位二進制代碼，可譯碼出2n個信息。

（3）2線-4線譯碼器

例設(shè)計2線-4線譯碼器電路

解：①列出真值表；2位二進制代碼，有4種組合，分別為00、01、10、11，代表4個信息；設(shè)輸入變量A、B，輸出變量分別Y0Y1Y2Y3。真值表ABY0Y1Y2Y300011011

1000010000100001②寫出邏輯函數(shù)式

③畫邏輯電路圖

（4）3線-8線譯碼器

①結(jié)構(gòu)框圖：

代碼輸入信息輸出②邏輯真值表

真值表A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000

0010100111001011101110000000100000010000001000000100000010000001000000100000010000000③邏輯函數(shù)式

④邏輯電路圖（作業(yè)）（5）實際3線-8線譯碼器74LS138分析

①74LS138內(nèi)部電路參教材P74圖3-9②邏輯函數(shù)式（略）

③74LS138各個腳名稱及功能

輸入端：A0A1A2，--輸出端，有輸出為“0”，無輸出為“1”。為選通端，可對各輸出端進行選通控制，當=×或+=1時，輸出門均封鎖，輸出為“1”，譯碼器不工作（被禁止），當=1、+=0時譯碼器正常工作。④74LS138功能表參教材P75表3-7

(6)4線-16線譯碼器

用兩片74LS138接成的4線-16線譯碼器：工作原理分析4線-16線譯碼表D3D2D1D0譯碼輸出Z

0000000100100011010001010110011110001001101010111100110111101111

Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z153、二—十進制譯碼器

將輸入BCD碼的10個代碼譯成10個高、低電平輸出信號的電路稱為二—十進制譯碼器。

注意：

四位二進制代碼，有十六種組合（狀態(tài)），在二—十進制譯碼器中只選用（0000--1001）十個狀態(tài)，其它（1010--1111）六個狀態(tài)不用。

★

二---十進制譯碼器74LS42分析

●根據(jù)邏輯電路圖寫出邏輯函數(shù)式（教材P75圖3-10）

邏輯函數(shù)式

74LS42各個腳的名稱及功能⒂⒁⒀⑿--輸入二進制代碼、⑴⑵⑶⑷⑸⑹⑺⑼⑽⑾--譯碼出十進制數(shù)0—9。

三、顯示譯碼器

驅(qū)動顯示器正常工作的譯碼器稱為顯示譯碼器

1、七段字符顯示器

常見的七段字符顯示器有半導體數(shù)碼管和液晶顯示器兩種。

◎

LED數(shù)碼管結(jié)構(gòu)

七段數(shù)碼管是由七個線段組成，每個線段是一個發(fā)光二極管（LightEmittingDiode）簡稱LED，故稱這種數(shù)碼管為LED數(shù)碼管。

數(shù)碼管分為：七段數(shù)碼管和八段數(shù)碼管（帶小數(shù)點）。按發(fā)光材料分為（1）熒光（2）液晶LCD（3）發(fā)光二極管LED。數(shù)碼管的結(jié)構(gòu)：

當輸入8421BCD碼經(jīng)顯示譯碼器驅(qū)動數(shù)碼管顯示出數(shù)字和字符。

七段LED數(shù)碼管由七個發(fā)光二極管排列構(gòu)成，由各個發(fā)光二極管工作、組成顯示不同的數(shù)字和字符。數(shù)碼管的等效電路（LED兩種接法）

數(shù)碼管與顯示譯碼器的配接：

譯碼器輸出高電平驅(qū)動顯示器時，應(yīng)選要共陰極接法的LED數(shù)碼管，譯碼器輸出低電平驅(qū)動顯示器時，應(yīng)選共陽極接法的LED數(shù)碼管。2、七段顯示譯碼器

七段顯示譯碼器有四個輸入端，分別輸入的是BCD代碼，輸出端有七個，分別為驅(qū)動LED數(shù)碼管的a、b、c、d、e、f、g信號。可驅(qū)動數(shù)碼管相應(yīng)段發(fā)光二極管發(fā)光，顯示出數(shù)字和字符。（1）設(shè)計七段顯示譯碼器

①列真值表

②用卡諾圖表示邏輯函數(shù)并且化簡。

③寫出邏輯函數(shù)式。

輸入輸出數(shù)字A3A2A1A0Ya

Yb

YcYdYeYf

Yg字形0123456789101112131415

00000001001000110100010101100111

10001001101010111100110111101111

11111100110000

11011011111001011001110110110011111111000011111111110011000110100110010100011100101100011110000000七段顯示譯碼器真值表Ya卡諾圖A3A1邏輯函數(shù)式：（2）顯示譯碼器74LS48分析①內(nèi)部邏輯電路圖（教材P80）圖3-15

3、用譯碼器設(shè)計組合邏輯電路

例1

試用3線-8線譯碼器和最少的門電路實現(xiàn)邏輯函數(shù)：

譯碼器輸出低電平有效，當時譯碼器正常工作。

解：（1）列出邏輯函數(shù)式的真值表

寫出邏輯函數(shù)最小項的標準形式

真值表ABCY

00000101001110010111011101010011令：m1=Y1m3=Y3m6=Y6m7=Y7

（2）電路的連接：

例2、試利用3線-8線譯碼器74LS148設(shè)計一個多輸出的組合邏輯電路。輸出邏輯函數(shù)為：解：（1）將給定的邏輯函數(shù)化為最小項之和的標準形式。（2）令A(yù)0=AA1=BA2=C，=1+=0邏輯電路圖如圖所示：再見四、數(shù)據(jù)分配器、數(shù)據(jù)選擇器

1、數(shù)據(jù)分配器

將公共數(shù)據(jù)線上的信號按要求分配到不同的通道的電路稱為數(shù)據(jù)分配器。

數(shù)據(jù)分配器框圖

3線-8線譯碼器可作為八路數(shù)據(jù)分配器，4線-16線譯碼器可作為十六路數(shù)據(jù)分配器。

2、數(shù)據(jù)選擇器

（1）將多條傳輸線上的不同數(shù)字信號，按需要選擇其中一個送到公共數(shù)據(jù)線上的電路稱為數(shù)據(jù)選擇器。簡稱

MUX又稱多路選擇器。

數(shù)據(jù)分配器和數(shù)據(jù)選擇器示意圖：（2）數(shù)據(jù)選擇器功能：

從多個輸入數(shù)據(jù)中選擇其中的一個數(shù)據(jù)并將其送到輸出端。

數(shù)據(jù)選擇器電路廣泛的應(yīng)用于計算機和數(shù)字通信系統(tǒng)。常用的數(shù)據(jù)選擇器有四選一、八選一等，例MSI中規(guī)模集成電路74LS150、74LS151、74LS153等等。（3）四選一數(shù)據(jù)選擇器分析

四選一數(shù)據(jù)選擇器從四個數(shù)據(jù)中按要求選擇出一個數(shù)據(jù)送到傳輸通道或公共數(shù)據(jù)線上。

①四選一數(shù)據(jù)選擇器邏輯電路圖參教材P82圖3-16

控制端，用于控制電路工作狀態(tài)和擴展功能，低電平有效。②邏輯函數(shù)式③四選一數(shù)據(jù)選擇器功能表

輸入輸出A1A0Y10000

××000110110D0D1D2D3④實際雙四選一數(shù)據(jù)選擇器（CC14539—CMOS）

A1A0—地址選擇、數(shù)據(jù)選擇端，1D0—1D3，2D0-2D3數(shù)據(jù)輸入,1Y、2Y數(shù)據(jù)輸出端。

控制端（）。

CC14539各個的名稱及功能（4）八選一數(shù)據(jù)選擇器

兩個四選一數(shù)據(jù)選擇器接成八選一數(shù)據(jù)選擇器

參教材P82圖3-17。

電路連接：

邏輯函數(shù)式（5）數(shù)據(jù)選擇器應(yīng)用

數(shù)據(jù)選擇器不僅可以實現(xiàn)數(shù)據(jù)選擇的傳輸，還可以產(chǎn)生邏輯函數(shù)、并行數(shù)據(jù)與串行數(shù)據(jù)之間的轉(zhuǎn)換、實現(xiàn)某種組合電路的功能。例1、用四選一數(shù)據(jù)選擇器實現(xiàn)“異或”邏輯。解：異或邏輯函數(shù)式

根據(jù)函數(shù)式列真值表

A1A0DiY

00011011D0D1D2D30110電路連接：

例2用八選一數(shù)據(jù)選擇器設(shè)計三變量多數(shù)表決器。

解：（1）列真值表

真值表A2A1A0DiY000001010011100101110111D0D1D2D3D4D5D6D700010111（2）邏輯電路圖

例3用八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)

解：（1）根據(jù)邏輯函數(shù)寫出最小項之和的標準形式，列真值表。令

A2=AA1=BA0=CA2A1A0DiY000001010011100101110111D0D1D2D3D4D5D6D701011001（2）邏輯電路圖

五、加法器

1、一位加法器

（1）半加器：不考慮低位進位的兩個一位二進制數(shù)相加，稱為半加，可實現(xiàn)半加運算的電路叫半加器。例、一位半加器的設(shè)計ABSCi000110110