計(jì)算機(jī)組成原理知到智慧樹章節(jié)測(cè)試課后答案2024年秋山東建筑大學(xué)緒論單元測(cè)試

處理器和操作系統(tǒng)：是信息技術(shù)的基礎(chǔ)。（）

A:對(duì)B:錯(cuò)

答案:對(duì)計(jì)算機(jī)組成是計(jì)算機(jī)系統(tǒng)的邏輯實(shí)現(xiàn)。（）

A:對(duì)B:錯(cuò)

答案:對(duì)

第一章單元測(cè)試

到目前為止，大多數(shù)計(jì)算機(jī)采用的是馮諾依曼結(jié)構(gòu)。在馮諾依曼結(jié)構(gòu)的計(jì)算機(jī)內(nèi)部指令和數(shù)據(jù)的存放形式為（）。

A:指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放

B:指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放

C:指令和數(shù)據(jù)都以十進(jìn)制形式存放

D:指令和數(shù)據(jù)都以二進(jìn)制形式存放

答案:指令和數(shù)據(jù)都以二進(jìn)制形式存放

存儲(chǔ)字長(zhǎng)是指（）。

A:存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)

B:存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合

C:存儲(chǔ)單元的個(gè)數(shù)

D:機(jī)器指令的位數(shù)

答案:存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)

微型計(jì)算機(jī)的發(fā)展以（）技術(shù)為標(biāo)志。

A:軟件

B:微處理器

C:操作系統(tǒng)

D:磁盤

答案:微處理器

下列關(guān)于CPU存取速度的比較中，正確的是（）。

A:Cache＞寄存器＞內(nèi)存

B:寄存器＞內(nèi)存＞Cache

C:Cache＞內(nèi)存＞寄存器

D:寄存器＞Cache＞內(nèi)存

答案:寄存器＞Cache＞內(nèi)存

機(jī)器字長(zhǎng)、指令字長(zhǎng)和存儲(chǔ)字長(zhǎng)三者在數(shù)值上總是相等的。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第二章單元測(cè)試

下列編碼中，0的表示形式是唯一的是（）。

A:原碼和補(bǔ)碼

B:補(bǔ)碼

C:反嗎

D:原碼

答案:補(bǔ)碼

設(shè)[X]原=1.X1X2X3X4，當(dāng)滿足（）時(shí)，X＞-1/2成立。

A:X1必須為1，X2、X3、X4至少有一個(gè)為1

B:X1必須為0，X2、X3、X4至少有一個(gè)為1

C:X1必須為0，X2、X3、X4任意

D:X1必須為1，X2、X3、X4任意

答案:X1必須為0，X2、X3、X4任意

16位無符號(hào)數(shù)所能表示的數(shù)值范圍是（）。

A:0~（2^15-1）

B:0~（2^16-1）

C:0~2^15

D:0~2^16

答案:0~（2^16-1）

在計(jì)算機(jī)中，通常用來表示主存地址的是（）。

A:移碼

B:補(bǔ)碼

C:無符號(hào)數(shù)

D:原碼

答案:無符號(hào)數(shù)

計(jì)算機(jī)內(nèi)部的帶符號(hào)整數(shù)大多采用補(bǔ)碼表示，以下是關(guān)于補(bǔ)碼特點(diǎn)的敘述正確的是（）。

A:減法可用加法來實(shí)現(xiàn)。

B:零的表示是唯一的。

C:和其真值的對(duì)應(yīng)關(guān)系簡(jiǎn)單、直觀。

D:符號(hào)位和數(shù)值部分一起參加運(yùn)算。

答案:減法可用加法來實(shí)現(xiàn)。

；零的表示是唯一的。

；符號(hào)位和數(shù)值部分一起參加運(yùn)算。

定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是-2^31-1~2^31-1。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第三章單元測(cè)試

在存儲(chǔ)器分層體系結(jié)構(gòu)中，存儲(chǔ)器從容量最大到最小的排列順序是（）

A:輔存-主存-Cache-寄存器

B:寄存器-主存-輔存-Cache

C:寄存器-主存-Cache-輔存

D:寄存器-Cache-主存-輔存

答案:輔存-主存-Cache-寄存器

某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址。現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是()

A:4，32

B:2,30

C:8，16

D:2，64

答案:2,30

需要定時(shí)刷新的半導(dǎo)體存儲(chǔ)器芯片是（）

A:DRAM

B:FlashMemory

C:EPROM

D:SRAM

答案:DRAM

假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（）

A:9.5%

B:95%

C:5%

D:50%

答案:95%

以下哪一種情況能使Cache的效率發(fā)揮最好?（）

A:程序的大小不超過實(shí)際的內(nèi)存容量

B:程序中不含有過多的I/O操作

C:程序具有較好的局部性

D:程序的指令間相關(guān)不多

答案:程序具有較好的局部性

第四章單元測(cè)試

下面有關(guān)指令系統(tǒng)的說法中，不正確的是（）：

A:指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)功能的重要因素。

B:指令系統(tǒng)是計(jì)算機(jī)硬件設(shè)計(jì)的依據(jù)。

C:指令格式和計(jì)算機(jī)的字長(zhǎng)無關(guān)

D:指令系統(tǒng)是計(jì)算機(jī)軟、硬件的界面。

答案:指令格式和計(jì)算機(jī)的字長(zhǎng)無關(guān)

在指令的地址字段中，直接指出操作數(shù)本身的尋址方式稱為()。

A:立即尋址

B:寄存器尋址

C:直接尋址

D:間接尋址

答案:立即尋址

以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是（）。

A:RS型

B:RI型

C:SS型

D:RR型

答案:SS型

指令系統(tǒng)中采用不同尋址方式的目的主要是()。

A:提供擴(kuò)展操作碼的可能并降低指令譯碼難度

B:可以直接訪問外存

C:縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性

D:實(shí)現(xiàn)存儲(chǔ)程序和程序控制

答案:縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性

假定編譯器對(duì)C源程序中的變量和MIPS中的寄存器進(jìn)行了以下對(duì)應(yīng)：變量f、g、h、i和j分別分配到寄存器$s0,$s1,$s2,$s3和$s4，并將一條C賦值語(yǔ)句編譯后生成如下匯編代碼序列：

“add

$t0,$s1,$s2

add

$t1,$s3,$s4

sub

$s0,$t0,$t1“

請(qǐng)問這條C賦值語(yǔ)句是

（

）

A:f=(g+j)-(h+i)B:f=(g+i)-(h+j)

C:f=(i+j)-(g+h)D:f=(g+h)-(i+j)

答案:f=(g+h)-(i+j)

第五章單元測(cè)試

CPU中保存當(dāng)前正在執(zhí)行指令的寄存器是（）。

A:地址寄存器

B:指令寄存器

C:指令譯碼器

D:數(shù)據(jù)寄存器

答案:指令寄存器

計(jì)算機(jī)工作的最小時(shí)間周期是（）。

A:指令周期

B:工作脈沖

C:時(shí)鐘周期

D:CPU周期

答案:時(shí)鐘周期

在微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）。

A:每條機(jī)器指令由若干微指令組成的微程序來解釋執(zhí)行

B:每條機(jī)器指令由一條微指令來執(zhí)行

C:若干機(jī)器指令組成的程序可由一個(gè)微程序來執(zhí)行

D:每條機(jī)器指令由若干微程序執(zhí)行

答案:每條機(jī)器指令由若干微指令組成的微程序來解釋執(zhí)行

通常情況下，一個(gè)微程序的周期對(duì)應(yīng)一個(gè)（）。

A:工作周期

B:主頻周期

C:指令周期

D:機(jī)器周期

答案:指令周期

微指令格式分為水平型和垂直型，水平型微指令的位數(shù)較多，用它編寫的微程序較短。（）

A:對(duì)B:錯(cuò)

答案:對(duì)

第六章單元測(cè)試

在采用（）