電容

一、電容的應(yīng)用：

（一）電容在電源上的主要用途：去耦、旁路和儲(chǔ)能。

（二）電容的使用可以解決很多EMC問(wèn)題。二、電容分類（一）按材質(zhì)分1.鋁質(zhì)電解電容通常是在絕緣薄層之間以螺旋狀繞纏金屬箔而制成，這樣可以在電位體積內(nèi)得到較大的電容值，但也使得該部分的內(nèi)部感抗增加。2.鉭電容由一塊帶直板和引腳連接點(diǎn)的絕緣體制成，其內(nèi)部感抗低于鋁電解電容。3.陶瓷電容結(jié)構(gòu)是在陶瓷絕緣體中包含多個(gè)平行的金屬片。其主要寄生為片結(jié)構(gòu)的感抗，并且低于MHz的區(qū)域造成阻抗。

應(yīng)用描述：

鋁質(zhì)電解電容和鉭電解電容適用于低頻終端，主要是存儲(chǔ)器和低頻濾波器領(lǐng)域。

在中頻范圍內(nèi)（從KHz到MHz），陶質(zhì)電容比較適合,常用于去耦電路和高頻濾波.特殊的低損耗陶質(zhì)電容和云母電容適合月甚高頻應(yīng)用和微波電路。

為了得到最好的EMC特性，電容具有低的ESR（等效串聯(lián)電阻）值是很重要的，因?yàn)樗鼤?huì)對(duì)信號(hào)造成大的衰減，特別是在應(yīng)用頻率接近電容諧振頻率場(chǎng)合（二）按作用分類1.旁路電容

電源的第一道抗噪防線是旁路電容。主要是通過(guò)產(chǎn)生AC旁路，消除不想要的RF能量，避免干擾敏感電路。

通過(guò)儲(chǔ)存電荷抑制電壓降并在有電壓尖峰產(chǎn)生時(shí)放電，旁路電容消除了電源電壓的波動(dòng)。旁路電容為電源建立了一個(gè)對(duì)地低阻抗通道，在很寬頻率范圍內(nèi)都可具有上述抗噪功能。

要選擇最合適的旁路電容，我們要先回答四個(gè)問(wèn)題：

（1）需要多大容值的旁路電容

（2）如何放置旁路電容以使其產(chǎn)生最大功效

（3）要使我們所設(shè)計(jì)的電路/系統(tǒng)要工作在最佳狀態(tài)，

應(yīng)選擇何種類型的旁路電容？

（4）隱含的第四個(gè)問(wèn)題----所用旁路電容采用什么樣的封裝最合適？（這取決于電容大小、電路板空間以及所選電容的類型。）

其中第二個(gè)問(wèn)題最容易回答，旁邊電容應(yīng)盡可能靠近每個(gè)芯片電源引腳來(lái)放置。距離電源引腳越遠(yuǎn)就等同于增加串聯(lián)電感，這樣會(huì)降低旁路電容的自諧振頻率（使有效帶寬降低）。

通常旁路電容的值都是依慣例或典型值來(lái)選取的。例如，常用的容值是1μF和0.1μF。簡(jiǎn)單的說(shuō)，將大電容作為低頻和大電流電路的旁路，而小電容作為高頻旁路。

旁路電容主要功能是產(chǎn)生一個(gè)交流分路，從而消去進(jìn)入易感區(qū)的那些不需要的能量。旁路電容一般作為高頻旁路電容來(lái)減小對(duì)電源模塊的瞬態(tài)電流需求。通常鋁電解電容和膽電容比較適合作旁路電容，其電容值取決于PCB板上的瞬態(tài)電流需求，一般在10至470μF范圍內(nèi)。若PCB板上有許多集成電路、高速開(kāi)關(guān)電路和具有長(zhǎng)引線的電源，則應(yīng)選擇大容量的電容。2.去耦電容去耦電容主要是去除高頻如RF信號(hào)的干擾，干擾的進(jìn)入方式是通過(guò)電磁輻射。而實(shí)際上，芯片附近的電容還有蓄能的作用，這是第二位的。主要是為器件提供信號(hào)狀態(tài)在高速切換時(shí)所需要的瞬間電流，避免射頻能量進(jìn)入配電網(wǎng)絡(luò)，為器件提供局部化的直流電壓源。去耦電容一般都采用高速電容。

高頻器件在工作的時(shí)候，其電流是不連續(xù)的，而且頻率很高，而器件VCC到總電源有一段距離，即便距離不長(zhǎng)，在頻率很高的情況下，阻抗Z＝i*wL+R，線路的電感影響也會(huì)非常大，會(huì)導(dǎo)致器件在需要電流的時(shí)候，不能被及時(shí)供給。而去耦電容可以彌補(bǔ)此不足，這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因。（在vcc引腳上通常并聯(lián)一個(gè)去藕電容，這樣交流分量就從這個(gè)電容接地。）

有源器件在開(kāi)關(guān)時(shí)產(chǎn)生的高頻開(kāi)關(guān)噪聲將沿著電源線傳播。去耦電容主要功能是提供一個(gè)局部的直流電源器件，以減少開(kāi)關(guān)噪聲在板上的傳播和噪聲引導(dǎo)到地。在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。實(shí)際上，旁路電容和去耦電容都應(yīng)盡可能的靠近電源輸入處以幫助濾除高頻噪聲。去耦電容的取值大約是旁路電容的1/100到1/1000。為了得到更好的EMC特性，去耦電容還應(yīng)盡可能地靠近每個(gè)集成塊（IC），因?yàn)椴季€阻抗將減小去耦電容的效力。陶瓷電容常被用來(lái)去耦，其值決定于最快信號(hào)的上升時(shí)間和下降時(shí)間。例如，對(duì)一個(gè)

33MHz的時(shí)鐘信號(hào)，可使用4.7nF到100nF的電容；對(duì)一個(gè)100MHz時(shí)鐘信號(hào)，可使用10nF的電容。選擇去耦電容時(shí)，除了考慮電容值外，ESR值也會(huì)影響去耦能力。為了去耦，應(yīng)該選擇ESR值低于1歐姆的電容。

去耦電容的選用并不嚴(yán)格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

去除在器件切換時(shí)從高頻器件進(jìn)入到配電網(wǎng)絡(luò)中的RF能量。去耦電容還可以為器件供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。

例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，

形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：

（1）電源輸入端跨接一個(gè)10～100uF

的電解電容器，如果印制電路板的位置允許，采用100uF

以上的電解電容器的抗干擾效果會(huì)更好。

（2）為每個(gè)集成電路芯片配置一個(gè)0.01uF

的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10

個(gè)芯片配置一個(gè)1～10uF

鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz

范圍內(nèi)阻抗小于1Ω，而且漏電流很小（0.5uA

以下）。

例：10nF的去耦電容，在1GHz頻率時(shí)的阻抗為多LC

電路

PCB

設(shè)計(jì)中模擬電源處的濾波經(jīng)常是用LC

電路。但是為什么有時(shí)LC

比RC

濾波效果差？

答：LC

與RC

濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC

濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。

請(qǐng)問(wèn)怎樣才能去除IC

中的電磁干擾？

答：IC

受到的電磁干擾，主要是來(lái)自靜電（ESD）。解決IC

免受ESD

干擾，

一方面在布板時(shí)候要考慮ESD（以及EMI）的問(wèn)題，另一方面要考慮增加器件進(jìn)行ESD

保護(hù)。目前有兩種器件：壓敏電阻（Varistor）和瞬態(tài)電壓抑制器TVS

（Transient

Voltage

Suppressor）。前者由氧化鋅構(gòu)成，響應(yīng)速度相對(duì)慢，電壓抑制相對(duì)差，而且每受一次ESD

沖擊，就會(huì)老化，直到失效。而TVS

是半導(dǎo)體制成，響應(yīng)速度快，電壓抑制好，可以無(wú)限次使用。從成本角度看，壓敏電阻成本要比TVS

低。

設(shè)計(jì)屏蔽機(jī)箱時(shí)，根據(jù)哪些因素選擇屏蔽材料？

答：從電磁屏蔽的角度考慮，主要要考慮所屏蔽的電場(chǎng)波的種類。對(duì)于電場(chǎng)波、平面波或頻率較高的磁場(chǎng)波，一般金屬都可以滿足要求，對(duì)于低頻磁場(chǎng)波，

要使用導(dǎo)磁率較高的材料。

電磁兼容性設(shè)計(jì)

電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來(lái)的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。

（1）選擇合理的導(dǎo)線寬度：由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長(zhǎng)度成正比，與其寬度成反比，因而短而精的導(dǎo)線對(duì)抑制干擾是有利的。時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線常常載有大的瞬變電流，

印制導(dǎo)線要盡可能地短。對(duì)于分立組件電路，印制導(dǎo)線寬度在1.5mm

左右時(shí)，

即可完全滿足要求；對(duì)于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm

之間選擇。

（2）采用正確的布線策略：采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長(zhǎng)距離的平等走線。

5.4

印制電路板的尺寸與器件的布置

印制電路板大小要適中，過(guò)大時(shí)印制線條長(zhǎng)，阻抗增加，不僅抗噪聲能力下降，成本也高；過(guò)小，則散熱不好，同時(shí)易受臨近線條干擾。在器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時(shí)鐘發(fā)生器、晶振和CPU

的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路，如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要。

任一頻率電磁波的波長(zhǎng)為:

波長(zhǎng)(λ)=光速(C)/頻率(Hz)當(dāng)縫隙長(zhǎng)度為波長(zhǎng)(截止頻率)的一半時(shí)，RF

波開(kāi)始以20dB/10

倍頻(1/10

截止頻率)或6dB/8

倍頻(1/2

截止頻率)的速率衰減。通常RF

發(fā)射頻率越高衰減越嚴(yán)重，因?yàn)樗牟ㄩL(zhǎng)越短。當(dāng)涉及到最高頻率時(shí)，必須要考慮可能會(huì)出現(xiàn)的任何諧波，不過(guò)實(shí)際上只需考慮一次及二次諧波即可。

一旦知道了屏蔽罩內(nèi)RF

輻射的頻率及強(qiáng)度，就可計(jì)算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對(duì)1GHz(波長(zhǎng)為300mm)的輻射衰減26dB，則150mm

的縫隙將會(huì)開(kāi)始產(chǎn)生衰減，因此當(dāng)存在小于150mm

的縫