微電子概論（第3版）課件2-4-8A-分立與集成BJT器件結(jié)構(gòu)_第1頁
微電子概論（第3版）課件2-4-8A-分立與集成BJT器件結(jié)構(gòu)_第2頁
微電子概論（第3版）課件2-4-8A-分立與集成BJT器件結(jié)構(gòu)_第3頁
微電子概論（第3版）課件2-4-8A-分立與集成BJT器件結(jié)構(gòu)_第4頁
微電子概論（第3版）課件2-4-8A-分立與集成BJT器件結(jié)構(gòu)_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

付費下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

目錄1．分立器件BJT結(jié)構(gòu)2.4.8先進BJT結(jié)構(gòu)2．集成電路中的BJT結(jié)構(gòu)

3．雙極晶體管結(jié)構(gòu)的改進1．分立器件BJT結(jié)構(gòu)復習：形成pn結(jié)的選擇性摻雜原始材料氧化光刻摻雜包括氧化、光刻、摻雜三道工序其中光刻工序確定刻蝕窗口范圍的是“版圖”中的圖形。為了方便起見，采用剖面圖顯示內(nèi)部pn結(jié)結(jié)構(gòu)。1．分立器件BJT結(jié)構(gòu)(1)分立器件BJT剖面結(jié)構(gòu)(a)npn雙極晶體管剖面圖

BJT包括兩個pn結(jié)，因此只要進行兩次選擇性摻雜就可以形成雙極晶體管結(jié)構(gòu)。n--Si襯底材料材料為集電區(qū)發(fā)射極和基極從芯片表面引出。集電極從底部引出分立BJT1．分立器件BJT結(jié)構(gòu)(b)分立器件外延BJT剖面結(jié)構(gòu)分立BJT

為了解決功率與頻率特性之間的矛盾，制造高頻-大功率BJT，需要采用外延結(jié)構(gòu)BJT。分立外延BJT(1)分立器件BJT剖面結(jié)構(gòu)1．分立器件BJT結(jié)構(gòu)BJT兩個pn結(jié)制作在外延層中n+-Si襯底上生長n--Si外延層

(b)分立器件外延BJT剖面結(jié)構(gòu)(1)分立器件BJT剖面結(jié)構(gòu)分立BJT分立外延BJT2．集成電路中的BJT(1)集成電路中BJT結(jié)構(gòu)附加要求(a)隔離在同一個Si襯底材料中制作的多個BJT需要實現(xiàn)電學隔離。早期采用pn結(jié)隔離技術，目前出現(xiàn)了多種隔離效果更好的隔離技術。(b)npn晶體管集電區(qū)埋層的引入為了實現(xiàn)多個器件之間的互連，所有BJT的集電極均從表面引出。為了減小集電區(qū)串聯(lián)電阻Rc，需要采用集電區(qū)埋層。2．集成電路中的BJT(2)集成電路中BJT結(jié)構(gòu)分立外延BJT集成電路中的BJT襯底為p-Si材料；襯底上生長n--外延層；晶體管的兩個pn結(jié)制作在外延層中；在襯底與n--Si外延之間局部區(qū)域為n+-埋層2．集成電路中的BJTp型隔離墻與p型襯底相連，并連至電路最低點位；利用反偏pn結(jié)的高阻特性，將外延層分成多個相互隔離的隔離島；制作在不同隔離島中的器件實現(xiàn)相互隔離。分立外延BJT集成電路中的BJT(2)集成電路中BJT結(jié)構(gòu)2．集成電路中的BJT外延層下方的重摻雜n+-埋層減小集電區(qū)串聯(lián)電阻。不同摻雜

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論