計算機組成原理

computerorganizationprinciple

通紀應用型人才培養(yǎng)系列救材

計算機組成原理

ComputerOrganizationPrinciple

原浩趙寶華主熔

*篇等教育出期社顧浩趙寶華

為?施彳步履*?上海分I社

第4章存儲系統(tǒng)

本章要點

?與早期的以運算器為中心的計算機不同，現(xiàn)代計算機已

形成了以存儲器為中心的系統(tǒng)結構。存儲器和存儲系統(tǒng)

已成為影響整個計算機系統(tǒng)最大吞吐量的決定性因素。

■本章講解的思路是先講存儲系統(tǒng)，再講組成存儲系統(tǒng)的

存儲器。

?重點討論存儲系統(tǒng)的層次結構、存儲器的基本組成和工

作原理。

?存儲系統(tǒng)和存儲器是兩個不同的概念，存儲系統(tǒng)通常是

由幾個容量、速度和價格各不相同的存儲器，按一定的

體系結構組織起來而構成的系統(tǒng)?，F(xiàn)代計算機都采用多

層次的存儲器而構成一個分級的存儲系統(tǒng)。

54竽數(shù)9步及就?上海先社

目錄

4.1分級存儲體系

4.2主存儲器

4.3輔助存儲器

4竽教才方發(fā)左?上海分3社

存儲器為中心的計算機結構

傳統(tǒng)計算機的五大部件:

1.輸入設備

2.輸出設備

.存儲器

計算步驟3

和原始數(shù).運算器:又叫

據4ALU

.控制器

圖1.5存儲器為中心的計算機結構框圖5

主機現(xiàn)代計算機的三大部件:

CPU

I/O

MMALU1.CPU（運算器+控制器）

主算術邏輯部件

存設2.1/0設備

儲

器CU備3.主存儲器MM

控制單元

4竽教才方發(fā)左?上海分社

圖1-6現(xiàn)代計算機的組成框圖

4.1分級存儲體系

4.1.1對存儲系統(tǒng)的性能要求

1.存儲容量

?存儲器是用來存放程序和數(shù)據的重要部件，猶如一個

龐大的“數(shù)據侖庫”。存儲容量是計算機存儲信息的

能力。被定義為存儲器中可容納的存儲單元的總數(shù)。

?存儲容量的基本單位是字節(jié)（8位二進制數(shù)碼）,還可用

KB、MB（兆）、GB（吉）、TB（太）、PB（皮）、EB、ZB、

YB來衡量。

2.存取速度

?存儲器的存取速度通常由存取時間Ta、存取周期Tm和

存儲器帶寬心來參數(shù)來描述。

⑴存取時間Ta:又稱訪問時間或讀寫時間，指從啟動一次

存儲器操作到完成該操作所經歷的時間。

2012-12-154竽教才方發(fā)左?上海羽注

存儲容量單位

1kilobytekB=1000(103)byte

1megabyteMB=1000000(106)byte？一,

1gigabyteGB=1000000000(109)byte2,=w

1terabyteTB=1000000000000(1012)byte

1petabytePB=1000000000000000(1015)byte

1exabyteEB=1000000000000000000(1018)byte

1zettabyteZB=1000000000000000000000(1021)byte

1yottabyteYB=1000000000000000000000000(1024)byte

1nonabyteNB=1000000000000000000000000000(1027)byte

1doggabyteDB=1000000000000000000000000000000(1030)

byte

4竽教才方發(fā)左?上海分林土

4.1.1對存儲系統(tǒng)的性能要求

(2)存取周期Tm:又叫讀寫周期，是指存儲器進行一次完整

的讀寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操

作之間所需的最短時間。一般情況下，

Tm>Tao

(3)存儲器帶寬Bm:又稱數(shù)據傳輸率,是指每秒從存儲器進

出信息的最大數(shù)量。

為提高存儲器的帶寬,可采取以下措施：

?縮短存儲周期。?增加存儲字長。

?增加存儲體。

(4)可靠性:是指在規(guī)定的時間內，存儲器無故障讀寫的概率。

通常用平均無故障時間(MeanTimeBetweenFailures,

MTBF)來衡量。

2012-12-154竽教才方發(fā)左?上海分社

4.1.1對存儲系統(tǒng)的性能要求

(4)功耗:是一個不可忽視的問題,是衡量環(huán)保性

“綠色計算機”的一個重要指標。它反映了

存儲器件耗電多少,也反映了其發(fā)熱的程度。

⑸性能價格比:是衡量存儲器經濟性能好壞的綜

合性指標。這項指標與存儲器的結構和外圍

電路以及用途、要求、使用場合等諸多因素

有關。

每個字節(jié)的成本c=C/S(元/字節(jié))

4竽教才方發(fā)左?上海分s社

4.1.2存儲系統(tǒng)的分層結構

1.計算機應用對存儲器要求的矛盾

?隨著計算機硬軟件系統(tǒng)的不斷發(fā)展,計算機應用領域日益擴大,對

存儲器的要求也越來越高。既要求存儲容量大、存取速度快，又

希望成本價格低。這些要求自身矛盾，相互制約,在同一存儲器中

難以同時滿足。

?合理地分配存儲容量、速度和成本的有效措施是實現(xiàn)分級存儲.

這是一種把幾種存儲技術結合起來、互相補充的折衷方案。

左圖是三級存儲體系的結構圖。該層次結構規(guī)律是：

?價格逐次降低；■容量依次增加；

?訪問時間逐漸增大；

使用上述三級存儲體系，從CPU看，存儲速度接近于上

層的高速緩沖存儲器（最高），容量及成本卻接近最低

層的輔助存儲器（最低），這大大提高了計算機系統(tǒng)的性

能價格比。

圖4-2三級存儲體系結構示意圖

4竽教才方發(fā)左?上海分g社

2.存儲器訪問的局部性原理

?程序往往重復使用它剛剛使用過的數(shù)據和指令,實臉表明,

一個程序用90%的時間去執(zhí)行僅占10%的代碼。

?分層結構的存儲系統(tǒng)的實現(xiàn)是建立在程序訪問的局部性

原理上的，原理主要體現(xiàn)在以下三個方面：

⑴時間方面:在一小段時間內，最近被訪問過的程序和數(shù)據

很可能再次被訪問。即當前正在使用的信息很可能是后

面立刻就要使用的信息,程序循環(huán)和堆棧等操作中的信息

便是如此。

（2）空間方面：最近被訪問過的程序和數(shù)據,往往集中在一小

片存儲區(qū)域中。以順序執(zhí)行為主流的程序和數(shù)據（如數(shù)組）

就是如此。

⑶在指令執(zhí)行順序方面:指令順序執(zhí)行比轉移執(zhí)行的可能性

要大（大約5:1）。4竽教彳方及欣?上海分社

2.存儲器訪問的局部性原理

?在圖4-2所示的三級存儲系統(tǒng)中，各級存儲器中存放的

信息必須滿足以下兩個原則：

（1）一致性原則:即同一個信息會同時存放在幾個級別的存

儲器中，此時，這一信息在幾個級別的存儲器中必須保持

相同的值。

⑵包含性原則:指處在內層（靠近CPU）的存儲器中的信息一

定包含在各外層的存儲器中，即內層存儲器中的全部信

息一定是各外層存儲器中所存信息中一小部分的副本。

中央處理器CPU存儲器訪問的局部性原理是存儲系統(tǒng)層次結構技術

B可行性的基礎。根據這個原理才有可能把計算機頻

高速緩沖存儲器”、，，，、1_J,,,

.繁訪問的信息放在高速存儲器中，而把不經常用的

主存儲［（內存）I信息放在低速、低價的存儲器中。

5|輔助存二器（外語4竽數(shù)才步收就?上海分社

圖4-2三級存儲體系結構示意圖’

3.存儲層次的性能參數(shù)

■為簡單起見,我們僅考慮由M］和M2兩個存儲器構成的兩

級存儲層次結構，并假設的容量、訪問時間和每位價

格分別為S］、丁乂、PI,M2的參數(shù)為S2、1人2、P2O

⑴平均每位價格PP=PIA+PA

當S1WS2時，P^P2"+S2

(2)命中率H

?在層次結構的存儲系統(tǒng)中，某級存儲器的命中率是指

CPU訪問存儲系統(tǒng)叱在該級存儲器中找到所需信息的

概率，即CPU命中的訪問次數(shù)與總訪問次數(shù)之比。

?命中率H一般用模擬的方法來確定,即通過模擬執(zhí)行一

組典型程序,分別記下訪問M1和M2的次數(shù)N］和N2則：

2012-15—Ni+N2失效率F=1-H4手教彳出履就?上海憲社

3.存儲層次的性能參數(shù)

(3)平均訪問時間TA

?TA是與命中率關系密切的最基本的評價指標

?丁人=小什(1—52=?。?FTA2

?可見,命中率H愈大愈好,H愈接近于1,則TA愈趨近于

TAI，CPU能獲得最佳的平均速度。提高H的途徑有：

??提高輔助軟硬件的性能；

??擴大Mi的存儲容量以盡可能多地裝入有用信息，減

少M2的調度次數(shù)。

4竽數(shù)4步及就?上海分3社

舉例

某計算機系統(tǒng)的內存由Cache和主存構成，Cache的存取周

期TAI為45ns,主存的存取周期TA2為2。。、。已知在一段

給定的時間內，CPU共訪問內存4500次，其中340次訪問

主存，隸:

(1)Cache的命中率是多少？

(2)CPU訪問內存的平均訪問時間TA是多少？

(3)Cache-主存系統(tǒng)的效率是多少?

解：⑴命中率H=(4500-340)/4500=0.92o

⑵CPU訪存平均時間TA=0.92X45+(1-0.92)X200=57.4ns

⑶-主存系統(tǒng)的效率

cachee=TA1/TA=45/57.4=78%

2012-1-154竽數(shù)才步收就?上海分社

4.1.3虛擬存儲器

1.虛擬存儲器的基本概念

如圖所示，虛擬存儲器建立在主存一輔存物理結構的基礎上,是由附

加硬件裝置及操作系統(tǒng)存儲管理軟件組成的存儲體系，它將主存

和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間。

基本思想:通過某種策略，把輔存中的信息一塊塊地調入主存，給用

戶提供一個比實際主存容量大得多的地址空間。此時，用戶感覺

到好像具有一個容量足夠大的存儲系統(tǒng)。

)4竽數(shù)才步及就?上海分法土

2.虛擬存儲器的特點

(1)多個進程可共享主存空間

虛擬存儲器把主存空間劃分為較小的塊(頁面或段)，并以塊

為單位分配給各進程。這樣，多個進程就可共享一個較小

的主存空間。

⑵程序員不必做存儲管理工作

虛擬存儲器自動對存儲層次進行管理，不必程序員干預。

⑶采用動態(tài)再定位，簡化了程序的裝入

虛擬存儲器中采用頁式、段式和段頁式管理,可使同一程序

很方便地裝入主存中的任意一個位置執(zhí)行。

4竽數(shù)4步及就?上海分林土

3.頁式虛擬存儲器

?在頁式虛擬存儲器中，把虛存空間和實存空間劃分為等

長的塊，稱為虛頁和實頁，每頁長度是2的整數(shù)賽,通常為

512或幾KB。

?每個地址由兩部分組成:頁號和頁內地址。信息往內存

調入以頁為單位的，所以實地址與虛地址間的頁內地址

相同。因此，虛-實地址的轉換主要是虛頁號向實頁號的

轉換，這個轉換關系由頁表給出。

?存儲管理軟件根據主存的運行情況，自動為每個程序建

立一張頁表，存放在主存的特定區(qū)。頁表的內容按虛頁

號順序排列，頁表長度等于該程序的虛頁數(shù)。每一虛頁

的使用情況占用一個存儲字，叫頁表信息字。該信息字

包含裝入位、修改位、替換控制位和實頁號等。

54竽數(shù)才步收就?上海分社

頁表

實(主存)空間

替換

虛頁號裝入位修改位控制位實頁號

12

17

14

15

1>6(b)實頁與虛頁的對應關系

圖4-5頁表

(a)程序A的頁表

4竽教才方發(fā)左?上海分8社

2012-12-15

(2)地址轉換機構

?每個程序都有一張頁表放在主存,每張頁表都有一個頁

表起始地址。程序運行時，由頁式存儲管理系統(tǒng)中的存

儲管理軟件把該程序的起始地址讀到頁表基址寄存器。

?因CPU送來的地址是程序虛地址,故必須進行虛-實地址

轉換，圖4-6中①表示頁表索引地址由基址寄存器內容和

虛頁號拼接而成，②是根據頁表索引地址讀出頁表信息

字。③是檢測頁表信息字中裝入位的狀態(tài)，④是拼接一

個完整的實地址，CPU以此實地址訪問主存。

頁表基址寄存器程序虛地址來自CPU

頁表起始地址虛頁號頁內地址

頁表率引地」①-④

主存實地址圖4.6虛?實地址轉換

址

實頁號頁內地址

頁表區(qū)

②

頁夫附班

2012-12-1^)［面有效④4竽教中出發(fā)小?上海癡士

一,,0"一■無效

舉例

例：已知某系統(tǒng)采用頁式虛擬存儲

頁表地址

器方案，某程序中一條指令的虛地裝入位實頁號

址是:000001111111100000,該程序

007H10001

的頁表起始地址是0011,頁面大小

是1K,頁表中有關單元最后4位是??.

實頁號。300H10011

求：某指令地址(虛地址)變換后

■?■

的主存實地址。

307H->11100

解：頁表起始地址是0011,由虛地址

可得虛頁號為00000111,因頁面大

小是1K,頁內地址是10位。得頁表

地址為0011000001ll(307H),由此

得主存實地址是11001111100000。

2012-12-154竽教才方發(fā)左?上海分社

舉例

為?施彳步履*?上海分I社

(3)快表

?問題:頁式虛擬存儲器至少要訪存兩次，一是讀取頁表

項；第二步才能訪問數(shù)據本身。有時，訪問頁面失效，訪

存的次數(shù)就更多.

?解決辦法:把頁表中最活躍的內容存放在一個小型高速

存儲器中，構成一個快表。

■工作原理:快表用于存放近期常用的頁表項，其內容是頁

表部分內容的一個副本。這樣，進行地址變換叱只要直

接查快表,僅當快表不命中叱才需訪問主存中的頁表。

?頁式虛擬存儲器的優(yōu)點:因頁面長度固定，頁表設置方便,

操作簡單,開銷小。

?缺點:因頁面長度固定,程序不可能正好是頁面的整數(shù)倍,

最后一頁的零頭將無法利用而形成碎片。同叱由于頁

不是邏輯上獨立的實體，致使程序的處理、保護和共享

都造成困難。

2012-12-154竽數(shù)才步及就?上海癡士

4.段式虛擬存儲器

■特點:是與模塊化程序相適應的一種虛擬存儲器。段是

按照程序的邏輯結構劃分的，段的長度因程序而異。

?段表:駐留在主存中，實際上，段表是程序的邏輯結構段

與其在主存所存放的位置之間的對照表。它的每一行記

錄了某段對應的若干信息，含段號、裝入位、段起點和

段長等。

?虛-存地址變換:CPU根據虛地址訪存叱先將段號與段表的起始地址

相拼接,形成訪問段表對應行的地址，再根據段表內裝入位判斷該

段表基址寄存■幾日、田、、十井、田

C段是h否-已T碉入王存。若已1調

段表起始地址段號段內地址

虛地址入主存，則從段表中讀出該

段在主存中的起始地址，與段

內地址（偏移量）相加，得到對

段表1地址應的主存實地址。

實地址

左竽數(shù)彳步履就?上海癡士

主存地址

段式虛擬存儲器的虛-存地址變換

5.段頁式虛擬存儲器

?段式虛擬存儲器的優(yōu)點:因段的分界與程序的自然分界

相對應，故具有邏輯獨立性，易于程序的編譯、管理、

修改和保護,也便于多道程序共享。

?缺點:因段的長度不固定,起點和終點不定,給主存空間

分配帶來麻煩，容易在段間留下碎片而造成浪費。

?段頁式虛擬存儲器是段式虛擬存儲器和頁式虛擬存儲

器的結合

?設計思想:先將程序按邏輯結構分段，再把每段劃分為

若干大小相等的頁。程序和主存和輔存之間調入調出

是以頁面為單位進行的,但它又可以段為單位實現(xiàn)程

序共享和保護。因此，它兼顧了段式和頁式虛擬存儲

器的優(yōu)點。

?缺點:地址變換時需多次查表備竽數(shù)彳步收就?上海分社

4.1.4Cache一主存結構

?Cache一主存體系結構，是在CPU與主存之間再增加一級

或多級能與CPU速度匹配的高速緩沖存儲器Cache,來解

決計算機系統(tǒng)速度的瓶頸問題。

1.Cache的特點

⑴Cache由存取速度較高的SRAM組成,其速度與CPU相當。

(2)Cache與虛擬存儲器的基本原理相同，也是基于程序訪問

的局部性原理。但Cache的控制和管理全部由硬件實現(xiàn)。

(3)Cache的價格昂貴,為保持最佳的性能價格比，Cache的容

量應盡量小。

注：圖中L1為

CPU片內高速

緩存，L2為片

外高速緩存。

圖的位置

4-9Cache4竽教彳方及欣?上海癡土

Cache的實例

圖4-9A高速緩存與暢銷商品

超市暢銷商品完全借鑒Cache的管理思想，把流動量大的

商品放在超市的入口處，并經常用暢銷商品替代相對滯銷

的商品，促進商品流動的速度。

4竽教才方發(fā)左?上海癡士

ZCache的讀寫過程

⑴讀操作：

當CPU執(zhí)行讀操作叱由地址總線發(fā)地址信號，地址信號

經地址變換產生兩種情況:命中或未命中。若為命中，說

明信息已在Cache中，CPU通過硬件電路直接訪問Cache;

若不命中，說明CPU要訪問的信息不在Cache中，那么CPU

就要訪問主存，并把要訪問的信息調入Cache。在把從主

存讀出的信息存入Cache叱若Cache中無空閑的塊，則利

圖4-10Cache的讀操作流程

⑵寫操作

寫操作比較復雜，因對Cache中保存的是主存中的某些信息

的副本,故有一個Cache與主存內容一致的問題。解決一致

性問題的方法因寫操作的過程而異。目前常用：

①寫直達法:又叫通過式寫(Write-through)或通過式存(Store-

through)，能隨時保證主存.Cache的數(shù)據始終一致。

同時~——I,TL——-----------------

CPUCacheMM

CPUCacheMM

②寫回法(Write-back):數(shù)據每次只是暫時寫入Cache,并用標

志將該塊加以注明，等需要將該塊從Cache替換出來叱才

寫入主存,故此法又叫標志交換法(Flag-Swap),其速度快，

但因主存中的字塊未經隨時修改,可能引起失效。

③數(shù)據只寫入主存，同時將Cache中的相應塊的有效位置0

使之失效。需要時從主存調入，方可作用。

2012-1"注:據統(tǒng)計，寫操作在訪存操作的4專板中也履淞?上海殺社

平均概率為16%左右,因此,A法實用‘

3.Cache的基本結構與工作原理

?Cache由以下三大模塊組成：

⑴Cache存儲體

?Cache存儲體以扶為單位與主存交換信息，此時,Cache訪

存的優(yōu)先級最曲。

⑵地址映像變換機構

?功能是把CPU發(fā)來的主存地址轉換成Cache地址。由于

主壽和Cache的塊大小相同，塊內地址是相對于塊的起始

地兄的偏移量（即低位地址相同）。故地址變摸主要是主

存的塊號（高位地址）與Cache塊號之間的轉換。地址映

像是決定命中率的一個重要因素

⑶替換機構

?當Cache中的可用空間已占滿，無法接受來自主存塊的信

息叱由Cache內的替換機構屬一定的替換算法來確定應

從Cache內移出哪個塊返回主存，而把新的主存塊調入

替換機構是根據替V標毒板止上海.土

2012-1

常用算法

?隨機法：思路是隨機地選擇被替換的塊。優(yōu)點是算法簡

單、易于硬件實現(xiàn)，但因沒考慮Cache塊使用的“歷史”

信息,反映不了程序訪問的局部性原理,故失效率較高。

?先進先出法FIFO(First-InFirst-Out):此法選擇最早調入的

塊作為被替換的塊，其優(yōu)點也是容易實現(xiàn)。它還是不能

正確地反映程序訪問的局部性原理。因為最先進入的塊

往往是經常要用到的塊。

?最近最少使用法LRU(LeastRecentlyUsed):這種方法的原

意是指選擇近期最少被訪問的塊作為被替換的塊，但因

實現(xiàn)困難，目前實現(xiàn)使用的LRU都只是選擇最久沒有訪

問過的塊作為被替換的塊。此法所依據的是局部性原理

的一個推論：如最近剛用過的塊很可能是馬上要再用到

的塊,則最久沒用過的塊就是最佳的被替換者。

?結論:LRU法和隨機法分別因失效率低和實現(xiàn)簡單而被廣

泛應用。

2012-12-154竽教才方發(fā)左?上海分社

4.地址映像

?地址映像（變換）是指把主存地址空間映像到Cache地址空

間，即把存放在主存中的程序按某種規(guī)則蕖入Cache中。

地址映像的方法有以下三種：主存地址上tcache地址

⑴全相聯(lián)映像

?是讓主存中任何一塊均可映像裝入到Cache的任何一塊

的位置上。該方式比較靈活,Cache的塊沖突率最低，空

間利用率最高，但成本高，實現(xiàn)困難。

⑵直接映像

?是指主存中的每一個塊只能被放置到Cache中唯一的一

個指定位置。此法簡單、成本低、地址變換速度快、

易實現(xiàn)。但此法不夠靈活,Cache中沖突概率最高、空間

利用率最低。

15瑞芋雙中步履本,上海公社

(3)組相聯(lián)映像

(3)組相聯(lián)映像

?將主存空間按Cache大小等分成區(qū)后，再把Cache空間和

主存空間中的每一區(qū)都等分成大小相同的組。讓主存各

區(qū)中某組的任何一塊均可直接映像裝入到Cache中對應

組中的任何一塊位置上，即組間采用直接映像，而組內采

取全相聯(lián)映像。因此，組相聯(lián)映像實際上是全相聯(lián)映像

和直接映像的折衷方案。

?圖4-12(c)中，主存分成2區(qū),每區(qū)4組,每組2塊;Cache分為4

組，每組2塊。主存的第9塊(位于第1區(qū)的第。組)可映像到

第1組的Cache第0塊或第1塊。同區(qū)同組的第8號主存塊

也可映像到第。組的Cache第0塊或第1塊。

?結論:目前,絕大多數(shù)計算機都采用直接映像、兩路組相

聯(lián)(即每組有2塊)或四路組相聯(lián)。其中采用得最多的是直

接映像方案。

2012-12-154竽教才方發(fā)左?上海癡士

上存，主:存

00

11

CacheCache

b0特點：

1主存中的每

9一個塊只能

被放置到

669

77Cache中唯

一的一個指

特點:1414定位置

15

主存中的任一塊15

可調入cache的任一

(a)全相聯(lián)映像(b)直接映像

塊位置，兩者的地址轉主存

換簡化為塊號的轉換

第

0且r

jr

第

1且r

|r

且

第2F

T＞第0區(qū)特點：

第

且r^

0且

r第

|r3TF

第14r^T組間采用直

jr

第2

到t

|rT9接映像，而組

第

鄉(xiāng)

第40TF

3jm^T內采取全相

鄉(xiāng)

第1TF

^T＞第1區(qū)聯(lián)映像

鄉(xiāng)

第2TF

4^T

鄉(xiāng)

第

53r

^T

(c)組相聯(lián)映像

圖4-12三種映像規(guī)則4竽數(shù)中步履就?上海癡士

WINDOWS中的虛擬存儲管理

1.設置窗口

?Windows98:控制面板一系統(tǒng)一性能一高級設置

?Windows2000:控制面板一系統(tǒng)―>高級—性能選項—>虛擬內

存一更改

?WindowsXP:控制面板—性能與維護一系統(tǒng)-高級—性能

選項的設置—虛擬內存—更改

2.設置方法

⑴由Windows管理:物理內存夠用時，虛擬內存容量可為0,不

夠用叱虛擬內存最多可使用硬盤上全部可用空間。

⑵用戶自行設置:可指定虛擬內存的最大和最小值。

3.建議:專業(yè)人員應選擇后者。

4竽教才方發(fā)左?上海金社

WINDOWS中的虛擬存儲管理

4.設置技巧

⑴自行設置虛擬內在的關鍵是設置最大值和最小值,有人認

為兩者的值設置相同，可避免虛存在所在硬盤分區(qū)產生大

量碎片，且設置為物理內存的1.5倍為佳。其實應視實際

情況而定?？蛇\行windows"系統(tǒng)工具”中“系統(tǒng)監(jiān)視

器”，查看“正在使用的交換文件”的峰值，將它（或稍大）

作為虛存最小值，最大值設置為與最小值相同或稍大即可,

但不要把硬盤所有空間設置為最大值。

⑵若物理內存足夠大，可考慮讓系統(tǒng)優(yōu)先使用物理內存，可用

寫字板等編輯程序打開system.ini文件，在［386enh］項的底部

力口人命令行"conservativeSwapfileusege=1”即可。

⑶若要刪除虛存，將其最大與最小值甚為0即可。

2012-1-15條由Qi由旭科?上海葡土

?主存儲器（簡稱主存）又叫內存儲器或操作存儲器，用來

存放計算機運行期間所需要的程序和數(shù)據。

?主存通過地址總線、數(shù)據總線、控制總線與CPU和夕卜圍

設備連接在一起（如下圖）。

■地址總線用于選擇主存儲器的一個存儲單元，其位數(shù)決

定可訪問的存儲單元最大數(shù)目,稱為最大可尋址空間。

數(shù)據總線用于在計算機各功能部件之間傳送數(shù)據,數(shù)據

r總線的位數(shù)（總線的寬度）與總線時鐘頻率的乘積，正比

于該總線所支持的最高吞吐（輸入輸出）能力。

?控制總線包括控制數(shù)據傳送的讀（read）、寫（write）和

表示存儲器操

CPU

AR注：作完成的準備

AR—地址寄存器就緒（）控制

讀/寫地址總線DR—數(shù)據寄存器ready

---------------k—地址總線的位

連接其數(shù)據總線數(shù)線。

他外圍控制總線n—數(shù)據總線的寬

設備度

主存儲器

4竽教才方發(fā)左?上海分出土

主存儲器與CPU及外圍設備的連接關系

422主存記憶元件

目前,主存儲器中廣泛使用的記憶元件是電子的，其材料是

半導體。

1.RAM記憶元件

隨機存取存儲器RAM的特點是能隨機地存取存儲器中的任

何一個存儲單元，且與存取的時間和該單元的物理位置無

關。它要求記憶元件應具有以下特性：

?有兩種穩(wěn)定狀態(tài)；

■在某外部信號的激勵下，兩種穩(wěn)定狀態(tài)能進行無限次相互

轉換；

■在某外部信號的激勵下，能讀出這兩種穩(wěn)定狀態(tài)；

?能可靠地存儲。

e%弋教中士版淞?上海金社

1.RAM記憶元件

⑴SRAM記憶元件

?SRAM記憶元件有雙極性和金屬-氧化物-半導體

MOS（MetalOxideSemiconductor,MOS）開關兩種。MOS開

關是一種由金屬、氧化物和半導體組成的場效應管，其

符號下圖所示，其中G為柵極,S為源極,D為漏極。當

W（連接柵極）為高電位叱MOS管導通,R點（連接漏極D）

與V（：c（連接源極S）同電位。但因W上所加的電位信號是

脈沖型的，脈沖去掉之后便處于不定狀態(tài)。

為能穩(wěn)定地記憶上曾加過高電壓，不能

D1VccW

使用這樣的單管MOS開關,必須使用具有

wL雙穩(wěn)態(tài)的觸發(fā)器作為記憶元件。常用的

是6管MOS記憶單元。

15S]R4至數(shù)彳步及就?上海殺社

（l）SRAM記憶元件

①SRAM六管記憶單元電路

?在六管記憶單元電路中，［、T2組成雙穩(wěn)態(tài)觸發(fā)器，下3、

丁4是負載管，T5、丁6作為記憶單元的選中開關（讀寫控

制門）。當記憶單元未被選中（字線W保持低電平）時,T5、

丁6管截止，觸發(fā)器與位線隔離，保持原來的記憶狀態(tài)不變。

當字線加上高電平時,T5、丁6管導通，該記憶單元被選中，

可進行讀/寫操作。

4竽數(shù)4步及就?上海癡士

①SRAM六管記憶單元電路

?寫過程:W為高電位，選中字線,T5、76管導通，使讀寫控制門打開。寫“1”時,

位線b'上送高電平，使72管導通，位線b上送低電平，使T1管截止。因T］、72的

連接呈反向耦合連接，使狀態(tài)穩(wěn)定，不會因寫脈沖的的撤離而改變，只要Vy

上有+5電壓，就能始終保持這一狀態(tài)。寫“0”時，位線b'上送低電平，使72管戴

止，位線b上送高電平，使T1管導通。

-字線W高一"丁5尸6導通―H賣寫控制門打開

?寫"1"位線b，上為IWJ—?導通—?B為低—?B，低—?"1"1截止一?A局=1

?寫“0”…位線b，上為低~^丁2截仁—B為高一B，高—Ti導$A低=0

字線

v5V?讀過程:字線W高—T5,T6導通

ccW

?

若原存1,即A高一b'f高“1”

LHT4

位線位線若原存0,即B高一―一高“0”

B

b'"b

T5T6

UBA’川

4竽教才方發(fā)左?上海會社

?DRAM記憶元件是靠MOS管柵極電容上的電荷保存信息,

也稱電荷存儲型記憶元件。

圖4一16是單管動態(tài)MOS電路，它只由一個MOS管和一個電容

C組成。當字線W為高電平叱該存儲單元被選中。

執(zhí)行寫操作叱如寫“1”，位線處于高電平,對電容C充電;如

寫“0”，位線為低電平，電容C上的電荷很快被釋放掉。

執(zhí)行讀操作叱如原存“1”，電容C充有電荷,在位線上產生

電流，可視為讀出“1”；如原存“0"，電容C無電荷，故位

線上無電流，可視為讀出“0”。

注意:當讀操作結束時，

C的電荷已泄放完畢，

是破壞性讀出，必須采取

再生措施。

力至教中廣版加,上海會社

線b

圖4-16單管動態(tài)存儲電路

⑵DRAM記憶元件

?若將6管SRAM記憶單元電路中的兩個負載管T3、下4去掉，

便形成了4管SRAM記憶單元電路，如圖4-17所示。圖中的

T丁2管不再構成雙穩(wěn)態(tài)觸發(fā)器，而是靠柵極電容a、c

2茱P存儲信息。

?4管動態(tài)MOS電路的集成度較高，但它還是靠柵極電容C],

C2來存儲信息的，因此，必須每隔一定時間向柵極電容補

充一次電荷，此過程稱為“刷新”。刷新周期一般為2ms。

字線W

位

線

2012-145數(shù)才步履就?上海初土

圖4-17四管動態(tài)MOS電路

(3)MRAM(MagneticRandomAccess

Memory)記憶元件

?磁隨機存取存儲器MRAM是一種利用磁化特性進行數(shù)據

存取的內存技術。從存儲機理上來說，它是用電子的自

旋方向來代表二進制的“0”和“1”。

與DRAM相比,MRAM有以下優(yōu)點：

?MRAM是一種非易失性的存儲元件；

?磁化過程非常短暫，存取速度快；

?存儲密度已達到目前DRAM的水平；

?芯片材料以鐵、鋁為主，成本低。

人們預測:MRAM將是非常有前途的內存存儲元件。

.MRAM字線

MRAM

接地

用電子的自旋方向代表“1”和“0”45數(shù)才步履就?上海興社

圖4-18MRAM的一個存取單元的工作原理

2.ROM(ReadOnlyMemory,ROM)記

憶元件

?SRAM和DRAM均為可讀/寫的隨機存儲器，當斷電叱所

存儲的內容立即消失，是易失性存儲器。ROM是一種只

能讀出、不能寫入的非易失性存儲器件。即使停電，它

所存儲的內容也不會丟失。

?(l)ROM:通常指MROM(MaskROM),即掩膜式只讀存儲

器。它由芯片制造商在制造時寫入內容。其基本存儲原

理是以元件的有無來表示存儲單元的信息(1或0),可用二

極管或三極管作為元件,其存儲內容是不會改變的。

?(2)可編程的只讀存儲器PROM(ProgrammablcROM)

4竽教才方發(fā)左?上海金社

（2）可編程的只讀存儲器PROM

?從圖4-19中可見,32X8（位）的PROM由32個8發(fā)射極的雙

極型晶體管構成，每個發(fā)射極上裝有一根熔絲,由5位地

址譯碼產生32條字選擇線,分別與32個晶體管的柵極相

連,8個發(fā)射極通過熔絲構成8條位選擇線（W7-W。）經讀寫

控制電路反向后從D7-D。輸出。

寫入:在集電極,加高壓將需寫1

的位線接地,大電流將熔絲燒斷,

將需要寫0的位線懸空，熔絲將

保持完好，完成一次性寫入。

讀出:Ec上加+5V電壓,由地址譯

碼后被選的字線上有高電壓，相

應的晶體管導通,有熔絲的位線

w7w6w5w4w3w2w唳為高電平，經反相后輸出為0;反

寫之,無熔絲的位置是空，經反相后

捽

制輸出為1。

D7EDo

2012-12c

圖4-1932X8位熔絲型PROM結構4竽教才方發(fā)本?上海?土

⑶可擦除可編程的只讀存儲器

EPROM(ErasablePROM)

?EPROM是一種可用紫外線擦除，允許用戶多次寫入信息的只讀存儲

器，目前廣泛使用的EPROM是用浮動柵雪崩注入型MOS管構成，叫

FAMOS型EPROM。

?平叱浮動柵上不帶電荷，源極S與漏極D之間沒有導電溝道，處于關

閉狀態(tài)，表示存儲的是“1”信息；當需要寫“0”時，需在源、漏

極之間加上高電壓(如+12V)和編程脈沖，此時，源、漏極間被瞬

間擊穿，在PN結處集聚大量電子，這些電子通過絕緣層注入到浮

動柵上，使浮動柵帶負電，浮動柵上的負電荷在氧化層下面感應

出正電荷迫使管子導通，表示存儲的是“0”信息。高壓撤除后，

因浮動柵被二氧化硅絕緣層所包圍，浮動柵上的電子無處泄漏，

ED

S管子仍保持導通狀態(tài)，使存儲的

“0”信息保持不變。

字線一?______

EPROM，二

(a)

2012-12-15—位4竽教彳方及就?上海今社

圖4-20EPROM結構示意圖線

(3)可擦除可編程的只讀存儲器

EPROM(ErasablePROM)

?寫入方法:先將原存儲信息擦除。即用紫外線光對準芯片

上的圓形石英窗口(相距3cm),用一定波長的紫外線燈照

射10?25分鐘(時間隨