基于bandgap的版圖設(shè)計目錄TOC\o"1-3"\h\u5677前言 2229241版圖設(shè)計的現(xiàn)狀 295302bandgap介紹 237772.1bandgap含義 36832.2bandgap原理 348273bandgap版圖設(shè)計 4261603.1Virtuoso工具的使用 4188023.2版圖設(shè)計的準(zhǔn)備工作 533563.3版圖設(shè)計的主題類型 6108113.3.1Match規(guī)則 6187463.3.2匹配管子的版圖設(shè)計 8156403.3.3電阻的版圖設(shè)計 848923.3.4電容版圖設(shè)計 9203913.3.5雙極型晶體管版圖設(shè)計 1092043.4布局規(guī)劃 11307683.5模塊擺放 11315543.6整體布線 12228234bandgap電路板圖驗證 1358475成果與展望 16摘要：本文會描述在Cadence這個版圖設(shè)計平臺，采用smic0.18mmCMOS工藝對bandgap電路進(jìn)行版圖設(shè)計。設(shè)計的版圖包括電阻模塊、電容模塊、MOS管等。設(shè)計的內(nèi)容包括模塊內(nèi)部器件的擺放及布線以及模塊與模塊之間的排版與布線，當(dāng)然在進(jìn)行排版的時候要考慮管子的特性以及工藝中對版圖的一些幾何規(guī)則的要求。本次設(shè)計中涉及到的元件有MOS管、NPN三極管、電阻、電容等。其中對差分管、電流鏡、電阻采用了匹配和對稱的設(shè)計方法，并且為了維持電路性能穩(wěn)定，每個模塊都根據(jù)需求加了保護(hù)環(huán)來保護(hù)電路。本次設(shè)計的版圖用calibre的功能來驗證，包括DRC和LVS驗證。DRC是檢驗器件以及連線的位置是否滿足工藝的要求，LVS是檢驗版圖與電路圖是否完全對應(yīng)。關(guān)鍵詞：版圖設(shè)計；bandgap；Cadence；匹配；驗證前言現(xiàn)在電子產(chǎn)品已經(jīng)逐漸占領(lǐng)我們生活的每個角落，而且我國人口數(shù)量巨大，對日常電子產(chǎn)品的消費能力達(dá)到了驚人的水平。不僅經(jīng)濟(jì)領(lǐng)域的市場很廣闊，國內(nèi)的相關(guān)科研技術(shù)領(lǐng)域也受到了強(qiáng)烈的催化。因為市場需求很大，這個行業(yè)的佼佼者都爭先恐后地加大投資力度，擴(kuò)大投資領(lǐng)域，這促進(jìn)了我國IC行業(yè)的進(jìn)步、發(fā)展和完善。而其中最核心的技術(shù)是什么呢？我個人認(rèn)為是芯片的設(shè)計與制造技術(shù)。芯片是一款電子設(shè)備的關(guān)鍵技術(shù)，通常被叫做集成電路，集成電路是一個很神秘而又充滿無限可能的東西，它將我們的科研技術(shù)人員的想法和創(chuàng)新體現(xiàn)在硅芯片上，使設(shè)計的功能變?yōu)楝F(xiàn)實。在社會生產(chǎn)中起到關(guān)鍵的促進(jìn)作用，同時也改變著我們的日常生活，成為現(xiàn)代先進(jìn)產(chǎn)業(yè)的基礎(chǔ)。IC的發(fā)展可以說是日新月異，版圖設(shè)計也是重要的一部分，是連接到IC電路和生產(chǎn)的過渡橋，在集成電路的快速發(fā)展過程中起著非常重要的作用。另外，芯片特征尺寸在不斷減少，版圖的設(shè)計者需要考慮很多符合工藝的規(guī)則。想要順利完成bandgap的版圖設(shè)計，必須要從基礎(chǔ)開始著手準(zhǔn)備，比如說對電路理論知識的學(xué)習(xí)，對版圖相關(guān)知識的學(xué)習(xí)，然后在Cadence工具中學(xué)習(xí)繪圖操作，隨后對版圖進(jìn)行設(shè)計，并且完成最后的檢驗。1版圖設(shè)計的現(xiàn)狀I(lǐng)C設(shè)計產(chǎn)業(yè)在全球范圍內(nèi)都是一個高速增長的產(chǎn)業(yè)。我們中國的一些新開拓的市場領(lǐng)域也給IC產(chǎn)業(yè)帶來了發(fā)展空間，比如說電子產(chǎn)品的更新?lián)Q代，通信技術(shù)的改良提升等都將促進(jìn)集成電路產(chǎn)業(yè)的發(fā)展。而版圖設(shè)計的發(fā)展前景也是不容忽視的。版圖工程師需要把握產(chǎn)品設(shè)計的線路，按照工藝規(guī)則來設(shè)計相關(guān)產(chǎn)品的版圖，不僅要理解相關(guān)的IC設(shè)計，還要具備布局設(shè)計的專業(yè)知識，熟悉工作流程和工廠原則。版圖設(shè)計之后，要對產(chǎn)品的版圖按一定規(guī)則進(jìn)行檢查，電路與版圖是否匹配的檢查，從而完成用于加工的產(chǎn)品的設(shè)計。合格的版圖設(shè)計師需要掌握的理論知識面非常廣，高校對相關(guān)課程開設(shè)也比較晚，學(xué)生們對IC設(shè)計還缺乏了解，我國版圖設(shè)計相關(guān)領(lǐng)域的人才缺口很大，版圖設(shè)計的發(fā)展非常具有潛力。2bandgap介紹2.1bandgap含義bandgap也叫帶隙基準(zhǔn)，是利用正溫度系數(shù)電壓和負(fù)溫度系數(shù)電壓抵消而得到零溫度系數(shù)的基準(zhǔn)電壓?；鶞?zhǔn)電壓和硅的帶隙電壓相近，所以叫帶隙基準(zhǔn)。2.2bandgap原理對于當(dāng)前常用的bandgap，兩個參數(shù)非常重要，一個是DeltaVbe，它產(chǎn)生線性電壓，另一個是Vbe，隨著溫度產(chǎn)生準(zhǔn)線性電壓。這兩個電壓是不同的特性，但是可以通過線性組合來確定bandgap的輸出到底是線性還是其他性質(zhì)。為什么有溫度系數(shù)？是因為這兩個電壓通過線性組合產(chǎn)生恒定的溫度系數(shù)。然后，使用正溫度系數(shù)和負(fù)溫度系數(shù)，抵消Vbe輸出電壓隨溫度變化的影響，獲得幾乎不受溫度影響的基準(zhǔn)源。這樣的電壓與電源和工藝無關(guān)。圖1bandgap電路原理圖如圖是bandgap的電路原理圖，也是這次設(shè)計的主要依據(jù)，根據(jù)這張電路圖能設(shè)計出的版圖有多種多樣，本設(shè)計也是為了探究如何才能更好的排版設(shè)計，使bandgap電路功能成功實現(xiàn)，版圖排版更整齊，器件集成度更高。3bandgap版圖設(shè)計3.1Virtuoso工具的使用Cadence軟件中的版圖設(shè)計工具VirtuosoEditor是常用繪圖工具，在版圖繪制之前要先進(jìn)行一些基本工作。首先要進(jìn)入系統(tǒng)中建立一個新的layout版圖庫作為自己的庫，用來存儲一些需要的文件。如圖是新建庫的操作界面圖2新建庫可以選擇自己命名以方便后面存儲自己設(shè)計的版圖、電路圖。然后在自己的庫里新建自己需要的單元，每個單元里面就是一個版圖或是電路圖。圖3新建單元在library里面新建單元，新建完成之后會彈出一個黑色窗口，在窗口里面進(jìn)行版圖的設(shè)計。繪圖過程中所用到的圖層有很多，參數(shù)都可以自己設(shè)置，顏色也可以根據(jù)自己的習(xí)慣來更改。在Virtuoso里面繪制版圖有很多快捷鍵，比如說按鍵R是用來畫矩形，按鍵I可以插入模塊，按鍵7是用來畫襯底等等，當(dāng)然也可以根據(jù)自己的喜好更改快捷鍵，熟練運用快捷鍵可以使繪圖的效率翻倍。3.2版圖設(shè)計的準(zhǔn)備工作在進(jìn)行版圖設(shè)計之前，要先進(jìn)行詳細(xì)充分的準(zhǔn)備，也是為了后續(xù)設(shè)計的順利完成。首先要估算芯片的面積，總的芯片面積包括單個電路板塊的面積和模塊之間走線的面積以及端口引出的面積，在心里要有個芯片面積的大致區(qū)間，來決定后面的模塊擺放，走線方式。然后根據(jù)電路模塊對版圖整體布局，內(nèi)容是主要單元的位置擺放、VDD和GND布局、引腳個數(shù)以及引腳的放置。整體布局的大致流程就是這樣，其中很多細(xì)節(jié)和技巧都是需要注意的，比如說模塊的位置和信號的流向要盡量保持一致，這就考驗版圖設(shè)計者的經(jīng)驗了。除此之外還要跟電路設(shè)計者進(jìn)行溝通，搞清楚電路的結(jié)構(gòu)和工作原理，更要明確電路中對版圖嚴(yán)格要求的地方。版圖設(shè)計時所用到的金屬線的寬度根據(jù)電路中的電流大小來確定，一些模塊的匹配可能要求不同程度等等。本設(shè)計中bandgap電路器件包括：PMOS管84個，NMOS管17個，NPN三極管16個，電阻150個，電容44個。其中含有長4um，寬6um的PMOS管45個；長8um，寬6um的PMOS管22個；長10um，寬19um的有一個；長9um，寬18um的有8個；長7um，寬100um的有一個；長7um，寬50母的有3個；NOMS管有16個，都是長9um，寬7um的管子。引腳有：電源引腳VDD、接地引腳GND、輸出引腳OUT。3.3版圖設(shè)計的主題類型3.3.1Match規(guī)則在模擬集成電路中需要器件之間的連接符合對稱性，也就是匹配。電路中需要保持匹配的器件有很多，比如說電流鏡（包括MOS和電阻），可以用于電流的復(fù)制，也可以用做給差分對做負(fù)載。差分對也要進(jìn)行這種匹配，因為只有它們的阻抗匹配才能達(dá)到?jīng)]有反射以及輸出的功率最大化。例如差分電路，如果不能進(jìn)行匹配，也就是失配，就有造成輸入?yún)⒖茧妷菏д{(diào)的可能，這會影響其他性能指標(biāo)。簡單理解為，兩個器件的周邊環(huán)境大致相同，就認(rèn)為他們是匹配的。匹配是非常重要的技巧，也有很多匹配的規(guī)則。例如（1）把器件擺放的近一點可以方便匹配，這樣襯底材料，掩膜版的質(zhì)量以及芯片加工時對器件的影響都認(rèn)為是相同。（2）要保持器件的方向相同。因為兩個管子不同方向擺放會導(dǎo)致失配，而且在后面的光刻步驟中所沿著的軸向不同，器件特性也會不同。圖4兩個MOS管同方向擺放圖5兩個MOS管不同方向擺放如果器件是分段連接的話，規(guī)格大小不一，應(yīng)該利用串并聯(lián)使其中每一段的尺寸都維持在中等值。例如電流鏡如果要求一個MOS管1：2的效果，要是用一個單獨的器件的話管子就太長了，不如把兩個一樣的MOS管并聯(lián)起來，功能也能實現(xiàn)，所占用的面積也比較均勻。又比如說兩個阻值不同的電阻要求匹配，分別是是4kΩ和16kΩ。如果直接用這兩個管子的話就不好匹配，把4kΩ的電阻換成2個8kΩ的電阻并聯(lián)，把16kΩ的電阻換成兩個8kΩ的電阻串聯(lián)，既實現(xiàn)了電路的功能，參數(shù)也是等效的，排版卻更加方便。有的時候要求管子高度匹配，哪怕兩個管子并排擺放在一起也不能滿足要求，因為兩個柵極的環(huán)境不同?？梢酝ㄟ^加虛擬器件擺在管子的兩邊，使兩個管子的周邊環(huán)境基本一致，結(jié)構(gòu)更加對稱，所增加的虛擬dummy管也不會影響電路。圖6加虛擬dummy管如圖6是虛擬dummy管的簡單應(yīng)用，如果不加這個虛擬的管子會使工藝中對管子的刻蝕效果不同，加了就能避免這種刻蝕對電路的影響。兩個并排擺放的晶體管，寬度都很大，因為要保證輸入失調(diào)電壓維持在較低水平，但是沿著X軸方向可能會導(dǎo)致失配，這就影響了電路。有一種叫“共質(zhì)心”的布局方法可以減少這種失配。3.3.2匹配管子的版圖設(shè)計Bandgap電路所實現(xiàn)的功能是集成電路必不可少的。版圖設(shè)計工程師最先設(shè)計的是最基本的差分管和電流鏡，它們的匹配要求很高，并且先設(shè)計差分管和電流鏡也會方便后續(xù)設(shè)計。本文中有涉及差分管和電流鏡的匹配，而且還要加上保護(hù)環(huán)節(jié)，這樣才能維持電路穩(wěn)定，保證電路良好的性能。電流鏡的輸出信號與輸入信號不能產(chǎn)生交叉，以這種方式來避免輸出信號的精度受損。如圖是電流鏡的設(shè)計圖7電流鏡設(shè)計如圖是對電流鏡的匹配設(shè)計，采用的是對稱的ABBAABBA排版方式，兩邊也都是加了虛擬dummy管來消除工藝中的刻蝕過程對電路的影響。電流鏡的作用是作為負(fù)載和復(fù)制電流，復(fù)制輸入支路的電流到輸出支路。3.3.3電阻的版圖設(shè)計集成電路中，一定數(shù)量的電阻也要進(jìn)行對稱排版，電路中的電阻值存在較大誤差，為把這種誤差盡量減小，盡量使電路和版圖呈現(xiàn)一定的比例形式，這樣能確保電路有一定精確度。電阻模塊也增加了虛擬dummy管，能增加電阻的匹配度。圖8電阻版圖設(shè)計如圖是電阻版圖設(shè)計，由于電阻數(shù)量較多，擺放在版圖的上下方位比較合適，也方便與其他管子組合，更好的預(yù)估芯片的面積。電阻的主要作用是分壓的作用，準(zhǔn)確的供給每個模塊穩(wěn)定的電壓，周圍也加了保護(hù)環(huán)可以隔離噪音，提供襯底連接等作用，本設(shè)計中每個板塊都加了保護(hù)環(huán)，有的模塊為了電源不受干擾，會加兩層保護(hù)環(huán)，作用基本都相同。3.3.4電容版圖設(shè)計集成電路中MOS管用到的電容幾乎都是平板電容，電容的定義和來源是重要概念，需要對它有一定的理解才能更好地進(jìn)行排版。根據(jù)學(xué)習(xí)和理解，完善一個版圖設(shè)計就是把寄生電容優(yōu)化到最小。圖9電容版圖設(shè)計如圖是版圖中的電容部分，電容板塊是在自己的庫里新建一個單元，在單元里繪制的子模塊，在圖中可以看到電容的排版方式是共質(zhì)心對稱，使電容匹配，在子單元畫完后直接在版圖中插入子模塊即可。圖10差分管的版圖設(shè)計圖中M75和M74就是差分對管，排版也是ABBAABBA。差分對管的作用是對兩個輸入信號之間的差值起放大作用，有抵抗外部干擾的能力，對于控制基準(zhǔn)電壓小信號也更容易控制。3.3.5雙極型晶體管版圖設(shè)計在大多數(shù)電路中，雙極型晶閘管也就是我們俗稱的三極管都是要求匹配的，一般采用一定的比例來進(jìn)行匹配，比如說我這次版圖設(shè)計匹配的NPN管，用的是8：1的面積比作為匹配的大致結(jié)構(gòu)，這種比例可以通過一些相同的單元器件組合來獲得。三極管的匹配有一定優(yōu)勢，有一個特性是高跨導(dǎo)，這就使單極具有更大的增益，需要的管子數(shù)量也就減少了，也就節(jié)省了管子所占用的面積。圖11三極管版圖設(shè)計如上圖是三極管的排布設(shè)計，雙極型晶體管之間的匹配采用的是一個三極管放在中間左右各放四個三極管的排版方式，可以使三極管之間的匹配更穩(wěn)定。還可以用8個三極管圍在一個三極管周圍，這種匹配方式更好，匹配度更高。由于bandgap電路中的NPN三極管的基級和集電極都是短接的，所以版圖中用金屬線把他們連在了一起。中間有一些接線交叉的問題，可以通過打孔接不同層次的線來解決。3.4布局規(guī)劃在設(shè)計版圖之前，需要把整個版圖的布局規(guī)劃好，這其中包括每個板塊的具體內(nèi)容，板塊之間的聯(lián)系，需要考慮的因素有后續(xù)版塊之間的連接，整個版圖的面積要盡量最小，形狀要盡量規(guī)整勻稱。做好整個版圖的布局規(guī)劃是做好整個版圖設(shè)計的基礎(chǔ)。3.5模塊擺放在對版圖整體布局的過程，先要對各個功能模塊的數(shù)量在心中有個概念，然后確定電路中最主要模塊的位置，再以這一主要模塊為中心，向外延伸次模塊的擺放位置。在擺放過程中有一個至關(guān)重要的問題，模塊之間器件的連接問題，把連接線數(shù)量較多的模塊走線規(guī)律找清楚，把整齊勻稱性作為擺放的依據(jù)，設(shè)計出最合理的擺放位置，而且還要仔細(xì)考慮每個功能模塊在版圖中的方向，電源線，地線以及主要的信號走線，找出最合適的擺放方法，使整體布局比較整齊，整體的版圖盡量保持在正方形的形狀。因為這樣的布局比較緊湊，比較節(jié)約空間，后期生產(chǎn)制作也能節(jié)約不少成本。圖12整體模塊擺放這次設(shè)計中一些模塊的設(shè)計可能不是它最好的設(shè)計方式，比如說雙極型晶體管模塊的設(shè)計，如果采用八個三極管圍繞在一個三極管周圍的排版會更加合理，此次設(shè)計中主要考慮了整體版圖的規(guī)整性，在一些模塊的擺放和設(shè)計方面還有待提高。3.6整體布線在設(shè)計集成電路的版圖的時候，器件之間的連線問題是后期更改最多的步驟，因為在一些精度比較高的電路中，需要考慮很多連線問題，比如說一些連線要盡量縮短一些，因為如果線路太長的話，有可能造成電路的驅(qū)動能力達(dá)不到要求，也會導(dǎo)致電流傳輸?shù)臅r間延長、瞬時電壓過大擊穿管子等問題，更嚴(yán)重的可能會使模塊功能失效，所以器件之間的連線是有很多講究的。線路適當(dāng)?shù)膶捯恍┚湍鼙苊夂芏鄦栴}，如果線路的寬度達(dá)不到基本要求，電流傳輸通道太窄，可能會導(dǎo)致一些電流信號無法通過通道或者通過速度太慢。為避免信號之間的互相干擾，敏感信號的走線和噪聲信號的走線要分開，輸入信號也不能和輸出信號有交叉。圖13完成布線的版圖圖中一些并聯(lián)的MOS管，因其有一端是共接電源端的，我把它們的源端共用，這樣避免了過多走線，也節(jié)省了面積。雙極型晶體管的兩個管子?xùn)哦私釉谝黄?，源端也接在一起，為避免走線的交叉，源端的連接在M1層次上打M1_M2的孔，然后接M2走線，走線盡量少拐彎。柵端的連線就用POLY連接，圖中展示是藍(lán)色線條。原則上一個模塊的走線就保持在本模塊內(nèi)，不要跨過其他模塊的器件，防止器件之間的干擾，增加電路的穩(wěn)定性。4bandgap電路板圖驗證版圖驗證是版圖設(shè)計完成后的步驟，是檢查版圖是否符合工藝要求的關(guān)鍵，這是集成電路設(shè)計中確認(rèn)版圖的設(shè)計是否正確的有效方法。版圖設(shè)計需要我們驗證的方面有兩種，一種是不符合集成電路工藝的幾何位置的錯誤，另一種是版圖和原理圖不能完全達(dá)到一致，如果有一個腳沒有接電源或則接地，或是少打了pin都會使系統(tǒng)報錯。因為在集成電路最后的掩模制造過程中，制造芯片的設(shè)備所具有的分辨能力有強(qiáng)有弱，對版圖一些連線的尺寸也有要求，防止線路過細(xì)電流通過速度太慢影響電路功能。如果沒有滿足制造工藝對版圖幾何的要求，就會使制造出來的芯片有缺陷，不能實現(xiàn)功能，芯片成品率也會大打折扣，所以一定要相應(yīng)的檢查工具DRC對版圖進(jìn)行檢查。對于版圖中可能出現(xiàn)的電路連接錯誤也需要驗證，這就要利用LVS工具進(jìn)行檢查。還有一種檢查方法ERC,電力規(guī)則檢查工具一般是嵌入在LVS工具中，主要的驗證步驟是DRC和LVS。DRC驗證操作方法：打開calibre然后選擇rundrc，選擇