【基于 HHGRACE 90nmBCD工藝PDK分析1300字】_第1頁
【基于 HHGRACE 90nmBCD工藝PDK分析1300字】_第2頁
【基于 HHGRACE 90nmBCD工藝PDK分析1300字】_第3頁
【基于 HHGRACE 90nmBCD工藝PDK分析1300字】_第4頁
【基于 HHGRACE 90nmBCD工藝PDK分析1300字】_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

基于HHGRACE90nmBCD工藝PDK分析綜述目錄TOC\o"1-3"\h\u24538基于HHGRACE90nmBCD工藝PDK分析綜述 1252651.1制備LDO版圖采用的layer 1152381.290nm器件工藝 225361.3版圖設(shè)計環(huán)境設(shè)置 4PDK全稱ProcessDesign,是生產(chǎn)芯片的廠家提供給IC設(shè)計公司的一種數(shù)據(jù)包,里面包含了工藝的模型和EDA工具所需要的從前端到后端的所有數(shù)據(jù)。其中包含了工藝庫、IP庫、數(shù)字標準單元庫和設(shè)計規(guī)則文件。其中設(shè)計規(guī)則文件又包括DRCrule、LVSrule、Antrule、Lep等規(guī)則檢查文件。DRC是用來檢查版圖的物理特性是否符合要求。而LVS是用來檢查電路圖是否與版圖一致。1.1制備LDO版圖采用的layer設(shè)計的LDO版圖用到了一下的layer與設(shè)計規(guī)則:ACT:1.用于互連的ACT的寬度為0.14um1.MOS寬度(Vcc=1.c5V,用于核心設(shè)備)為0.16um3.MOS寬度(Vcc=5.0V,用于TGO2區(qū)域)為0.5um4.ACT最小間距:①.ACT到ACT間距0.18um②.兩個一個平行長度為L>為1.5um的ACT與 至少一個對應(yīng)的ACT區(qū)域之間的空間寬度為 W>為0.3um(2)N-wellLayer(NW):1.最小NW寬度:①.1.5vNW為0.62um ②.用于5vNW為1um1.NW與NW的最小間距為1um(3)TGO2:1.最小TGO2寬度為1um1.NW的最小TGO2外包圍為1um3.最小距離NW為0.62nm(4)polylayer:1.最小poly寬度為0.12um1.最小通道長度:①.1.5vN/PMOS為0.12um②.5.0vN/PMOS為0.6umpoly最小面積為0.09um2PPLUS:1.P+區(qū)域的最小寬度為0.24um1.與NW區(qū)域的最小空間(未對接):①.當在NW中,N+的ACT與PW的間距大于或等于0.22um時,最小空間為0.02um②.當在NW(不含TGO2),N+ACT與PW的間距小于0.22um時,最小空間為0.12um(6)Contactlayer:1.CT的最小寬度和最大寬度為0.12um1.CT最小間距為0.16um(7)Metallayer:1.具有一個或兩個金屬線寬度的金屬線之間的最小間距 為0.19um(除金屬1為0.17)1.金屬的最大寬度為25um3.金屬的最小寬度為0.13um(8)MetalVIA(金屬接觸孔):1.MetalVIA的最大寬度和最小寬度為0.13um1.MetalVIA到MetalVIA的最小間距0.17um1.290nm器件工藝由于之前所學(xué)的工藝為N阱(單阱)工藝,與本次課題研究的雙阱工藝有所差異,為了更好地了解版圖設(shè)計規(guī)則與工藝制備的條件與需求,也為了更好地將電路圖轉(zhuǎn)化為版圖,所以多工藝的剖面圖務(wù)必了解,才能進行下一步的分析。5V隔離NMOS如圖1.1所見為1.5V隔離時NMOS的版圖將于1.2所見的NMOS剖面圖就行對應(yīng)。圖1.1NMOS版圖圖1.2NMOS剖面圖將圖1.1與圖1.2進行對照學(xué)習,了解在工藝中雙阱形的NMOS管的結(jié)構(gòu)與版圖中雙阱形的NMOS管的結(jié)構(gòu)的關(guān)系,來了解與單阱形的NMOS管的區(qū)別。5V隔離PMOS如圖1.3與圖1.4所示,為別為1.5V隔離PMOS的版圖和1.5V隔離PMOS的剖面圖來進行對照學(xué)習。圖1.3PMOS版圖圖1.4PMOS剖面圖將圖1.3與圖1.4進行對照學(xué)習,了解在工藝中雙阱形的PMOS管的結(jié)構(gòu)與版圖中雙阱形的PMOS管的結(jié)構(gòu)的關(guān)系,來了解與單阱形的PMOS管的區(qū)別。1.3版圖設(shè)計環(huán)境設(shè)置首先先建立好規(guī)范的工作路徑,通過建立好規(guī)范的工作路徑,來減少失誤造成的數(shù)據(jù)錯誤和提高工作效率。其中王浩,盧曉冬,張立新等人所寫的“CMOS模擬集成電路單元版圖的設(shè)計”一書中,就向我們介紹了“一個優(yōu)秀的版圖設(shè)計工程師不僅要具有扎實的專業(yè)基礎(chǔ)知識積累設(shè)計技巧,還要具備良好的設(shè)計習慣”[2]。將cds.lib和display.dry兩個文件放在自己的工作路徑下,然后在該路徑下啟動Virtuoso。在本次課題采用的是IC61,Virtuoso的版本大概可以有兩種,一種是IC51,啟動命令為ICfb,另一種就是目前大多數(shù)公司都在采用的ic61,啟動命令為virtuoso,IC61的功能相比較IC51,更加齊全,工作效率也大大提高,省去了很多的繁瑣步驟。當

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論