計(jì)算機(jī)設(shè)計(jì)教學(xué)課件第一章：計(jì)算機(jī)設(shè)計(jì)概述與發(fā)展歷程起源機(jī)械計(jì)算機(jī)奠基馮·諾依曼架構(gòu)發(fā)展電子計(jì)算機(jī)現(xiàn)代多核芯片設(shè)計(jì)未來量子計(jì)算計(jì)算機(jī)設(shè)計(jì)的定義與重要性計(jì)算機(jī)設(shè)計(jì)是計(jì)算機(jī)科學(xué)與工程領(lǐng)域的核心學(xué)科，涉及計(jì)算機(jī)硬件系統(tǒng)的構(gòu)思、規(guī)劃、實(shí)現(xiàn)與優(yōu)化全過程。它是計(jì)算機(jī)組成與實(shí)現(xiàn)的基礎(chǔ)，直接決定了計(jì)算機(jī)系統(tǒng)的性能表現(xiàn)、功能特性及能耗水平。作為連接硬件與軟件的橋梁，計(jì)算機(jī)設(shè)計(jì)決定了：系統(tǒng)的計(jì)算能力與處理速度能源效率與散熱管理可擴(kuò)展性與兼容性可靠性與安全性保障計(jì)算機(jī)發(fā)展簡(jiǎn)史11830年代查爾斯·巴貝奇設(shè)計(jì)分析機(jī)，被視為可編程計(jì)算機(jī)的先驅(qū)，奠定了機(jī)械計(jì)算機(jī)的基礎(chǔ)。雖然當(dāng)時(shí)技術(shù)限制未能完全實(shí)現(xiàn)，但其設(shè)計(jì)思想深遠(yuǎn)影響后世。21940年代馮·諾依曼提出存儲(chǔ)程序計(jì)念，發(fā)表《EDVAC報(bào)告》，確立了現(xiàn)代計(jì)算機(jī)的基本架構(gòu)，將指令與數(shù)據(jù)統(tǒng)一存儲(chǔ)，成為現(xiàn)代計(jì)算機(jī)設(shè)計(jì)的基石。31950-1970年代從真空管到晶體管再到集成電路，電子計(jì)算機(jī)快速發(fā)展，體積逐漸縮小，性能顯著提升，計(jì)算能力呈指數(shù)級(jí)增長(zhǎng)。41980年至今計(jì)算機(jī)設(shè)計(jì)的教學(xué)目標(biāo)深入理解計(jì)算機(jī)硬件系統(tǒng)結(jié)構(gòu)與工作原理掌握從晶體管到系統(tǒng)級(jí)的各層次硬件組成，理解數(shù)據(jù)流、控制流的傳遞機(jī)制，建立完整的計(jì)算機(jī)系統(tǒng)知識(shí)體系。掌握基本分析與設(shè)計(jì)方法學(xué)習(xí)數(shù)字電路設(shè)計(jì)、組合邏輯與時(shí)序邏輯分析、性能評(píng)估等核心方法，培養(yǎng)系統(tǒng)思維與問題解決能力。培養(yǎng)創(chuàng)新與實(shí)踐能力通過實(shí)驗(yàn)與項(xiàng)目設(shè)計(jì)，提升動(dòng)手實(shí)踐能力，鼓勵(lì)創(chuàng)新思維，為未來從事計(jì)算機(jī)硬件研發(fā)奠定基礎(chǔ)。第二章：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ)本章將介紹計(jì)算機(jī)系統(tǒng)的基本組成部分及其相互關(guān)系，深入解析馮·諾依曼架構(gòu)的核心原理，為后續(xù)章節(jié)奠定概念基礎(chǔ)。計(jì)算機(jī)系統(tǒng)組成中央處理器（CPU）計(jì)算機(jī)的"大腦"，負(fù)責(zé)執(zhí)行指令，進(jìn)行數(shù)據(jù)處理與運(yùn)算，包含運(yùn)算邏輯單元、控制單元和寄存器組。存儲(chǔ)器包括內(nèi)存（RAM、ROM）與外存（硬盤、SSD等），存儲(chǔ)程序和數(shù)據(jù)，構(gòu)成存儲(chǔ)層次結(jié)構(gòu)。輸入設(shè)備鍵盤、鼠標(biāo)、觸摸屏等，將用戶指令和數(shù)據(jù)輸入計(jì)算機(jī)系統(tǒng)進(jìn)行處理。輸出設(shè)備顯示器、打印機(jī)等，將處理結(jié)果以可感知的形式呈現(xiàn)給用戶。這些核心組件通過系統(tǒng)總線相互連接，協(xié)同工作構(gòu)成完整的計(jì)算機(jī)系統(tǒng)。總線作為數(shù)據(jù)傳輸?shù)墓餐ǖ?，?shí)現(xiàn)了各部件之間的高效通信。馮·諾依曼架構(gòu)詳解存儲(chǔ)程序概念程序指令與數(shù)據(jù)統(tǒng)一存儲(chǔ)在同一存儲(chǔ)器中，計(jì)算機(jī)可以像處理數(shù)據(jù)一樣處理指令，這一革命性思想使計(jì)算機(jī)具備了通用性。指令周期每條指令執(zhí)行都遵循：取指-從內(nèi)存讀取指令譯碼-解析指令操作碼執(zhí)行-完成指令規(guī)定的操作回寫-將結(jié)果存回指定位置總線結(jié)構(gòu)數(shù)據(jù)總線、地址總線和控制總線共同構(gòu)成系統(tǒng)總線，實(shí)現(xiàn)各部件間的信息交換。計(jì)算機(jī)性能指標(biāo)時(shí)鐘頻率主頻（MHz/GHz），表示CPU每秒執(zhí)行的時(shí)鐘周期數(shù)，是衡量處理器速度的基本指標(biāo)。現(xiàn)代處理器主頻一般在2-5GHz范圍。指令集架構(gòu)ISA定義了處理器支持的指令系統(tǒng)，如x86、ARM、RISC-V等，影響編程模型和軟件兼容性。不同ISA在指令復(fù)雜度、功耗效率方面各有優(yōu)勢(shì)。總線規(guī)格總線寬度（如64位）和帶寬（GB/s）決定了數(shù)據(jù)傳輸能力。內(nèi)存帶寬、緩存帶寬等指標(biāo)直接影響系統(tǒng)整體性能表現(xiàn)。除了上述基本指標(biāo)外，現(xiàn)代計(jì)算機(jī)性能評(píng)估還包括IPC（每周期指令數(shù)）、CPI（每指令周期數(shù)）、FLOPS（浮點(diǎn)運(yùn)算速度）等更專業(yè)的指標(biāo)，以及綜合基準(zhǔn)測(cè)試（Benchmark）結(jié)果。第三章：數(shù)字邏輯基礎(chǔ)與電路設(shè)計(jì)數(shù)字邏輯是計(jì)算機(jī)硬件設(shè)計(jì)的基礎(chǔ)，本章將介紹從基本門電路到復(fù)雜時(shí)序邏輯的設(shè)計(jì)原理與方法，為理解計(jì)算機(jī)內(nèi)部工作機(jī)制打下堅(jiān)實(shí)基礎(chǔ)。數(shù)字邏輯基本元件基本邏輯門數(shù)字電路的基本構(gòu)建塊，實(shí)現(xiàn)布爾代數(shù)運(yùn)算：與門(AND)：只有當(dāng)所有輸入均為1時(shí)，輸出才為1或門(OR)：只要有一個(gè)輸入為1，輸出就為1非門(NOT)：輸入取反，0變1，1變0與非門(NAND)：與門輸出取反或非門(NOR)：或門輸出取反異或門(XOR)：輸入不同時(shí)輸出為1邏輯電路分類組合邏輯電路：輸出僅取決于當(dāng)前輸入，無記憶功能編碼器、解碼器多路選擇器(MUX)全加器時(shí)序邏輯電路：輸出不僅與當(dāng)前輸入有關(guān)，還與電路先前狀態(tài)有關(guān)觸發(fā)器、寄存器計(jì)數(shù)器、狀態(tài)機(jī)觸發(fā)器與寄存器D觸發(fā)器最基本的存儲(chǔ)單元，在時(shí)鐘上升沿將D輸入鎖存到Q輸出。特點(diǎn)是輸入直接傳遞到輸出，適合數(shù)據(jù)存儲(chǔ)。狀態(tài)方程：Q(t+1)=D(t)JK觸發(fā)器功能更強(qiáng)大的觸發(fā)器，J=K=1時(shí)翻轉(zhuǎn)輸出狀態(tài)，避免了RS觸發(fā)器的禁止?fàn)顟B(tài)。狀態(tài)方程：Q(t+1)=J·Q?(t)+K?·Q(t)寄存器由多個(gè)觸發(fā)器組成，用于存儲(chǔ)多位二進(jìn)制數(shù)據(jù)。基本寄存器類型有：通用寄存器移位寄存器狀態(tài)寄存器觸發(fā)器和寄存器是構(gòu)建CPU內(nèi)部存儲(chǔ)單元和控制電路的基礎(chǔ)，也是實(shí)現(xiàn)時(shí)序邏輯功能的核心元件。計(jì)數(shù)器與時(shí)鐘電路計(jì)數(shù)器分類同步計(jì)數(shù)器：所有觸發(fā)器由同一時(shí)鐘信號(hào)控制，狀態(tài)變化同步發(fā)生設(shè)計(jì)簡(jiǎn)單，時(shí)序清晰適合中低頻應(yīng)用例如：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器異步計(jì)數(shù)器：觸發(fā)器級(jí)聯(lián)，前一級(jí)輸出作為后一級(jí)時(shí)鐘電路簡(jiǎn)單，但存在傳播延遲可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象例如：行波計(jì)數(shù)器時(shí)鐘電路為數(shù)字系統(tǒng)提供基準(zhǔn)時(shí)序信號(hào)，確保系統(tǒng)各部分協(xié)調(diào)工作石英晶體振蕩器鎖相環(huán)(PLL)頻率合成時(shí)鐘分頻與緩沖時(shí)鐘樹與時(shí)鐘偏斜控制第四章：中央處理器設(shè)計(jì)中央處理器(CPU)是計(jì)算機(jī)的核心，本章將深入探討CPU的內(nèi)部結(jié)構(gòu)、工作原理及設(shè)計(jì)方法，包括指令集架構(gòu)、數(shù)據(jù)通路與控制單元的設(shè)計(jì)實(shí)現(xiàn)。CPU結(jié)構(gòu)組成運(yùn)算邏輯單元(ALU)執(zhí)行算術(shù)運(yùn)算（加、減、乘、除）和邏輯運(yùn)算（與、或、非、異或），是CPU的計(jì)算核心。現(xiàn)代ALU通常包含：整數(shù)運(yùn)算單元浮點(diǎn)運(yùn)算單元(FPU)向量運(yùn)算單元(SIMD)控制單元(CU)負(fù)責(zé)指令的取出、解碼和執(zhí)行控制，產(chǎn)生各種控制信號(hào)，協(xié)調(diào)CPU內(nèi)部各部件工作。主要功能：指令譯碼與時(shí)序控制微操作序列生成異常處理與中斷響應(yīng)寄存器組CPU內(nèi)部的高速臨時(shí)存儲(chǔ)單元，用于存放操作數(shù)、地址、狀態(tài)等信息。常見寄存器：通用寄存器(GPR)程序計(jì)數(shù)器(PC)指令寄存器(IR)狀態(tài)寄存器(SR)指令集與指令格式RISC與CISC架構(gòu)比較RISC(精簡(jiǎn)指令集)指令數(shù)量少，格式統(tǒng)一單周期或流水線執(zhí)行寄存器-寄存器架構(gòu)硬件簡(jiǎn)單，編譯器復(fù)雜代表：ARM、RISC-VCISC(復(fù)雜指令集)指令數(shù)量多，功能強(qiáng)大變長(zhǎng)指令格式寄存器-內(nèi)存架構(gòu)硬件復(fù)雜，微碼實(shí)現(xiàn)代表：x86、x86-64常見指令類型根據(jù)功能分類：數(shù)據(jù)傳送指令：MOV,LOAD,STORE算術(shù)運(yùn)算指令：ADD,SUB,MUL,DIV邏輯運(yùn)算指令：AND,OR,XOR,NOT控制轉(zhuǎn)移指令：JMP,CALL,RET系統(tǒng)控制指令：INT,IRET,HLT指令編碼格式通常包含：操作碼字段（指定操作類型）地址碼字段（指定操作數(shù)位置）尋址方式字段數(shù)據(jù)通路設(shè)計(jì)設(shè)計(jì)目標(biāo)與原則數(shù)據(jù)通路(Datapath)負(fù)責(zé)CPU中數(shù)據(jù)傳輸與處理的物理路徑，設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)指令集規(guī)定的數(shù)據(jù)操作功能，同時(shí)優(yōu)化性能、面積和功耗。基本構(gòu)建模塊數(shù)據(jù)通路包含的基本功能單元：多路選擇器(MUX)：選擇不同數(shù)據(jù)源算術(shù)邏輯單元(ALU)：執(zhí)行算術(shù)邏輯運(yùn)算寄存器文件：存儲(chǔ)操作數(shù)和中間結(jié)果總線連接：連接各功能單元單周期與多周期實(shí)現(xiàn)單周期CPU：一條指令在一個(gè)時(shí)鐘周期內(nèi)完成多周期CPU：一條指令分多個(gè)時(shí)鐘周期完成，每個(gè)周期執(zhí)行一個(gè)微操作流水線CPU：指令分多個(gè)階段，各階段并行執(zhí)行不同指令控制單元設(shè)計(jì)控制方式比較硬布線控制用組合邏輯電路直接實(shí)現(xiàn)控制功能速度快，硬件固定設(shè)計(jì)復(fù)雜，不易修改適合RISC架構(gòu)微程序控制將控制邏輯存儲(chǔ)為微程序執(zhí)行靈活，易于修改速度稍慢，需要額外存儲(chǔ)適合CISC架構(gòu)控制信號(hào)生成流程指令獲?。篜C→內(nèi)存→IR指令譯碼：分析操作碼，確定指令類型控制信號(hào)產(chǎn)生：根據(jù)指令類型和當(dāng)前狀態(tài)生成控制信號(hào)執(zhí)行控制：控制信號(hào)驅(qū)動(dòng)數(shù)據(jù)通路各部件執(zhí)行相應(yīng)操作控制單元是CPU的"指揮中心"，決定了指令執(zhí)行的時(shí)序和流程，其設(shè)計(jì)直接影響處理器的性能和功能。第五章：存儲(chǔ)系統(tǒng)設(shè)計(jì)存儲(chǔ)系統(tǒng)是計(jì)算機(jī)的重要組成部分，本章將介紹從寄存器到外存的多級(jí)存儲(chǔ)層次結(jié)構(gòu)，重點(diǎn)討論緩存設(shè)計(jì)與虛擬內(nèi)存技術(shù)。存儲(chǔ)器層次結(jié)構(gòu)1寄存器2緩存(Cache)3主存(RAM)4固態(tài)硬盤(SSD)5機(jī)械硬盤(HDD)存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)基于"存儲(chǔ)墻"問題：CPU速度提升遠(yuǎn)快于內(nèi)存速度提升，導(dǎo)致內(nèi)存訪問成為系統(tǒng)瓶頸。多級(jí)存儲(chǔ)結(jié)構(gòu)利用局部性原理，以不同容量、速度和成本的存儲(chǔ)設(shè)備構(gòu)建層次化系統(tǒng)：上層（靠近CPU）：速度快、容量小、成本高、訪問頻率高下層：速度慢、容量大、成本低、訪問頻率低每一層級(jí)作為下一層級(jí)的緩沖，大大減少了CPU的平均內(nèi)存訪問時(shí)間，有效緩解了"存儲(chǔ)墻"問題。緩存設(shè)計(jì)原理局部性原理緩存設(shè)計(jì)基于兩種局部性原理：時(shí)間局部性：最近訪問過的數(shù)據(jù)很可能再次被訪問空間局部性：訪問某地址數(shù)據(jù)后，其附近地址數(shù)據(jù)很可能被訪問局部性原理使得緩存能夠預(yù)測(cè)CPU可能需要的數(shù)據(jù)，提前將其從主存調(diào)入緩存，提高命中率。緩存映射方式直接映射緩存：主存塊只能映射到緩存中的唯一位置實(shí)現(xiàn)簡(jiǎn)單，硬件開銷小沖突概率高，命中率較低全相聯(lián)緩存：主存塊可映射到緩存任意位置沖突少，命中率高硬件復(fù)雜，成本高組相聯(lián)緩存：折中方案，主存塊可映射到特定組內(nèi)任意位置平衡性能與成本現(xiàn)代處理器多采用存儲(chǔ)器管理與虛擬內(nèi)存虛擬內(nèi)存技術(shù)概念虛擬內(nèi)存是一種內(nèi)存管理技術(shù)，允許程序使用比實(shí)際物理內(nèi)存更大的地址空間，通過在需要時(shí)將數(shù)據(jù)在內(nèi)存與外存之間進(jìn)行交換來實(shí)現(xiàn)。核心優(yōu)勢(shì)：擴(kuò)展可用內(nèi)存空間簡(jiǎn)化程序開發(fā)（統(tǒng)一線性地址空間）實(shí)現(xiàn)內(nèi)存保護(hù)與隔離地址映射機(jī)制將程序使用的虛擬地址轉(zhuǎn)換為物理地址的過程：CPU生成虛擬地址分離頁(yè)號(hào)和頁(yè)內(nèi)偏移通過頁(yè)表查找對(duì)應(yīng)物理頁(yè)框號(hào)合成物理地址訪問內(nèi)存頁(yè)表與TLB頁(yè)表：記錄虛擬頁(yè)號(hào)到物理頁(yè)框號(hào)的映射關(guān)系TLB(轉(zhuǎn)換后備緩沖區(qū))：頁(yè)表的高速緩存，存儲(chǔ)最近使用的地址映射現(xiàn)代處理器采用多級(jí)頁(yè)表和多級(jí)TLB結(jié)構(gòu)，優(yōu)化地址轉(zhuǎn)換性能和內(nèi)存占用。第六章：輸入輸出系統(tǒng)設(shè)計(jì)輸入輸出系統(tǒng)連接計(jì)算機(jī)與外部世界，本章將介紹I/O設(shè)備分類、接口標(biāo)準(zhǔn)及常用I/O控制技術(shù)，探討如何設(shè)計(jì)高效的數(shù)據(jù)交換通道。輸入輸出設(shè)備分類人機(jī)交互設(shè)備實(shí)現(xiàn)人與計(jì)算機(jī)之間的信息交換輸入設(shè)備：鍵盤、鼠標(biāo)、觸摸屏、麥克風(fēng)、攝像頭、掃描儀輸出設(shè)備：顯示器、打印機(jī)、揚(yáng)聲器、耳機(jī)、投影儀存儲(chǔ)設(shè)備用于數(shù)據(jù)的長(zhǎng)期保存與傳輸硬盤驅(qū)動(dòng)器(HDD)、固態(tài)硬盤(SSD)光盤驅(qū)動(dòng)器(CD/DVD/BD)U盤、SD卡等閃存設(shè)備磁帶機(jī)（用于備份）通信設(shè)備實(shí)現(xiàn)計(jì)算機(jī)之間的數(shù)據(jù)交換網(wǎng)絡(luò)接口卡(NIC)調(diào)制解調(diào)器(Modem)無線網(wǎng)卡、藍(lán)牙適配器路由器、交換機(jī)（網(wǎng)絡(luò)設(shè)備）從速度和傳輸特性來看，I/O設(shè)備可分為：字符設(shè)備：一次傳輸一個(gè)字符，如鍵盤、串口塊設(shè)備：一次傳輸一塊數(shù)據(jù)，如磁盤流設(shè)備：連續(xù)數(shù)據(jù)流，如音頻、視頻設(shè)備I/O接口與總線標(biāo)準(zhǔn)常見接口標(biāo)準(zhǔn)內(nèi)部接口PCI/PCIe：主板擴(kuò)展插槽接口，連接顯卡、網(wǎng)卡等SATA：連接硬盤、光驅(qū)的串行接口M.2：用于SSD等小型設(shè)備的高速接口外部接口USB：通用串行總線，連接各類外設(shè)Thunderbolt：高速接口，支持視頻和數(shù)據(jù)傳輸HDMI/DisplayPort：視頻音頻傳輸接口以太網(wǎng)：網(wǎng)絡(luò)連接接口I/O控制技術(shù)中斷驅(qū)動(dòng)I/O設(shè)備準(zhǔn)備好后向CPU發(fā)送中斷信號(hào)CPU暫停當(dāng)前程序，執(zhí)行中斷服務(wù)程序完成數(shù)據(jù)傳輸后返回主程序直接內(nèi)存訪問(DMA)設(shè)備與內(nèi)存直接傳輸數(shù)據(jù)，無需CPU干預(yù)減輕CPU負(fù)擔(dān)，提高系統(tǒng)效率適用于大量數(shù)據(jù)傳輸?shù)谄哒拢河?jì)算機(jī)設(shè)計(jì)實(shí)踐與案例分析理論與實(shí)踐相結(jié)合是掌握計(jì)算機(jī)設(shè)計(jì)的關(guān)鍵。本章將介紹典型設(shè)計(jì)案例、工具方法，探討實(shí)際工程中的設(shè)計(jì)流程與技巧。典型計(jì)算機(jī)設(shè)計(jì)案例1哈爾濱工業(yè)大學(xué)計(jì)算機(jī)組成原理課程設(shè)計(jì)該案例包含基于FPGA的簡(jiǎn)易CPU設(shè)計(jì)與實(shí)現(xiàn)，要求學(xué)生從零開始設(shè)計(jì)一個(gè)支持基本指令集的CPU：支持基本算術(shù)邏輯指令、數(shù)據(jù)傳送指令和分支跳轉(zhuǎn)指令實(shí)現(xiàn)32位RISC架構(gòu)，包含ALU、寄存器組和控制單元通過外部I/O接口實(shí)現(xiàn)簡(jiǎn)單應(yīng)用，如計(jì)數(shù)器、密碼鎖等2簡(jiǎn)易CPU設(shè)計(jì)與FPGA實(shí)現(xiàn)以FPGA為平臺(tái)的實(shí)用CPU設(shè)計(jì)案例，展示完整設(shè)計(jì)流程：需求分析與指令集定義頂層架構(gòu)設(shè)計(jì)與模塊劃分?jǐn)?shù)據(jù)通路與控制單元實(shí)現(xiàn)指令存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器設(shè)計(jì)I/O接口實(shí)現(xiàn)系統(tǒng)集成與測(cè)試驗(yàn)證這些案例重點(diǎn)展示了如何將理論知識(shí)轉(zhuǎn)化為實(shí)際工程應(yīng)用，培養(yǎng)學(xué)生的系統(tǒng)設(shè)計(jì)能力和實(shí)踐創(chuàng)新能力。設(shè)計(jì)流程與工具介紹需求分析與規(guī)格定義明確設(shè)計(jì)目標(biāo)、功能需求和性能指標(biāo)：指令集架構(gòu)選擇性能參數(shù)確定資源約束分析硬件描述語(yǔ)言編程使用HDL語(yǔ)言描述硬件行為和結(jié)構(gòu)：Verilog：C語(yǔ)言風(fēng)格，適合行為級(jí)描述VHDL：Ada語(yǔ)言風(fēng)格，適合結(jié)構(gòu)化設(shè)計(jì)SystemVerilog：Verilog擴(kuò)展，支持高級(jí)驗(yàn)證仿真與調(diào)試驗(yàn)證設(shè)計(jì)功能正確性：功能仿真工具：ModelSim