2025年專升本計(jì)算機(jī)組成原理測(cè)試試卷（含答案）考試時(shí)間：______分鐘總分：______分姓名：______一、單項(xiàng)選擇題（每題2分，共20分。請(qǐng)將正確選項(xiàng)的字母填在題后的括號(hào)內(nèi)）1.計(jì)算機(jī)硬件能自動(dòng)工作的基礎(chǔ)是（）。A.程序存儲(chǔ)原理B.運(yùn)算器功能C.控制器指揮D.輸入輸出操作2.在計(jì)算機(jī)內(nèi)部，信息表示和加工的基本單位是（）。A.位（bit）B.字節(jié)（Byte）C.字（Word）D.字長(zhǎng)3.采用補(bǔ)碼表示法時(shí)，若機(jī)器字長(zhǎng)為8位，則能表示的整數(shù)范圍是（）。A.-128到+127B.-127到+128C.-127到+127D.-128到+1284.指令系統(tǒng)中，用來改變程序執(zhí)行順序的指令是（）。A.數(shù)據(jù)傳送指令B.算術(shù)邏輯指令C.輸入輸出指令D.轉(zhuǎn)移指令5.微程序控制器中，控制序列的確定主要是依據(jù)（）。A.硬件連接B.指令操作碼C.當(dāng)前狀態(tài)D.時(shí)序信號(hào)6.在CPU中，用于暫存運(yùn)算結(jié)果或中間信息的寄存器是（）。A.程序計(jì)數(shù)器（PC）B.指令寄存器（IR）C.累加器（ACC）D.地址寄存器（MAR）7.Cache存儲(chǔ)器的作用主要是（）。A.提高主存的容量B.提高主存的讀寫速度C.增加CPU的地址線數(shù)量D.存放操作系統(tǒng)核心程序8.主存與CPU之間進(jìn)行數(shù)據(jù)交換主要是通過（）完成的。A.I/O接口B.總線C.運(yùn)算器D.控制器9.采用異步控制方式時(shí)，各部件的工作速度（）。A.完全相同B.完全不同C.由統(tǒng)一時(shí)鐘控制D.由指令決定10.I/O接口位于（）之間。A.CPU和主存B.主存和輸入/輸出設(shè)備C.CPU和輸入/輸出設(shè)備D.總線和輸入/輸出設(shè)備二、填空題（每空2分，共20分。請(qǐng)將正確答案填在橫線上）1.計(jì)算機(jī)系統(tǒng)的總線通常分為總線、地址總線和三大類。2.指令周期的四個(gè)主要階段通常稱為取指、譯碼、和執(zhí)行。3.在Cache命中時(shí)，CPU訪問主存的次數(shù)為次；Cache未命中時(shí)，CPU訪問主存的次數(shù)為次。4.計(jì)算機(jī)中用于實(shí)現(xiàn)邏輯判斷的運(yùn)算有與、或、非和運(yùn)算。5.程序計(jì)數(shù)器（PC）用來存放存放的下一條指令的地址。三、判斷題（每題2分，共10分。請(qǐng)將“正確”或“錯(cuò)誤”填在題后的括號(hào)內(nèi)）1.原碼表示法能夠直接進(jìn)行加減運(yùn)算。（）2.微型計(jì)算機(jī)必須采用總線結(jié)構(gòu)。（）3.Cache與主存之間采用全部相聯(lián)映射方式時(shí)，其地址譯碼最簡(jiǎn)單。（）4.指令的操作碼字段規(guī)定了該指令要執(zhí)行的操作。（）5.并行控制是指同時(shí)啟動(dòng)并發(fā)執(zhí)行多條指令。（）四、簡(jiǎn)答題（每題5分，共15分）1.簡(jiǎn)述CPU的主要性能指標(biāo)有哪些？2.什么是Cache的“塊”（Block）？簡(jiǎn)述主存塊與Cache塊之間地址映射的基本方式。3.簡(jiǎn)述中斷處理過程大致包含哪些步驟？五、計(jì)算題（每題8分，共16分）1.已知某計(jì)算機(jī)的機(jī)器字長(zhǎng)為16位，采用補(bǔ)碼表示法。試計(jì)算十進(jìn)制數(shù)-27和+75的機(jī)器碼。2.某CPU每秒執(zhí)行5000條指令，平均每條指令執(zhí)行周期為2ns。若提高主存讀取速度，使得平均指令執(zhí)行周期縮短為1.5ns，但CPU頻率不變，試計(jì)算該CPU的新吞吐率和新的執(zhí)行速度（以MIPS為單位）。六、分析題（共19分）1.（8分）簡(jiǎn)述指令執(zhí)行過程的主要步驟，并說明在取指階段和執(zhí)行階段，控制器需要向ALU發(fā)出哪些主要的控制信號(hào)？（以加法指令為例進(jìn)行說明，可適當(dāng)簡(jiǎn)化描述）2.（11分）解釋什么是總線周期？在一個(gè)典型的總線周期中，通常包含哪些主要操作階段？以CPU從主存讀取一個(gè)字?jǐn)?shù)據(jù)為例，說明這些階段的具體含義。試卷答案一、單項(xiàng)選擇題1.A2.B3.A4.D5.B6.C7.B8.B9.D10.B二、填空題1.數(shù)據(jù)總線2.取指、執(zhí)行3.一、兩4.與、或、非、異或5.下一條指令三、判斷題1.錯(cuò)誤2.正確3.錯(cuò)誤4.正確5.錯(cuò)誤四、簡(jiǎn)答題1.解析思路：回顧C(jī)PU性能評(píng)價(jià)的關(guān)鍵指標(biāo)。通用指標(biāo)包括主頻/時(shí)鐘周期、字長(zhǎng)、存儲(chǔ)容量（寄存器、Cache、主存）、運(yùn)算速度（MIPS、MFLOPS）、指令系統(tǒng)功能、兼容性、可靠性等。結(jié)合CPU核心功能，突出運(yùn)算和控制定位。答案：CPU的主要性能指標(biāo)有：主頻（或時(shí)鐘周期）、字長(zhǎng)、運(yùn)算速度（MIPS）、Cache容量、指令系統(tǒng)功能等。2.解析思路：先定義Cache塊（通常稱為行或塊）。然后說明地址映射，是核心概念。基本方式有全相聯(lián)、直接、組相聯(lián)。題目要求簡(jiǎn)述，直接法最簡(jiǎn)單，按塊號(hào)直接映射。主存塊和Cache塊大小通常相同。答案：Cache的“塊”（Block）通常指Cache存儲(chǔ)器的基本單位，也稱為行或緩存行。主存塊與Cache塊之間地址映射的基本方式是將主存地址劃分為段（通常與Cache塊大小相同），根據(jù)段號(hào)（或塊號(hào)）進(jìn)行映射?；痉绞接腥嗦?lián)映射、直接映射和組相聯(lián)映射。其中，直接映射方式簡(jiǎn)單，將主存塊號(hào)直接映射到Cache塊號(hào)。3.解析思路：中斷處理是計(jì)算機(jī)系統(tǒng)的重要機(jī)制。回顧中斷過程的標(biāo)準(zhǔn)步驟：中斷請(qǐng)求、中斷判優(yōu)（如果有多個(gè)中斷源）、中斷響應(yīng)、中斷隱含轉(zhuǎn)移（PC指向中斷服務(wù)程序入口）、中斷服務(wù)（執(zhí)行中斷服務(wù)程序）、中斷返回（恢復(fù)斷點(diǎn)繼續(xù)執(zhí)行原程序）。答案：中斷處理過程大致包含：中斷請(qǐng)求、中斷判優(yōu)（若有多個(gè)中斷請(qǐng)求）、中斷響應(yīng)、中斷隱含轉(zhuǎn)移（PC指向中斷服務(wù)程序入口）、中斷服務(wù)（執(zhí)行相應(yīng)的中斷處理代碼）、中斷返回（使用中斷返回指令，程序返回?cái)帱c(diǎn)繼續(xù)執(zhí)行）。五、計(jì)算題1.解析思路：補(bǔ)碼計(jì)算。負(fù)數(shù)補(bǔ)碼=取反+1；正數(shù)補(bǔ)碼=原碼。先轉(zhuǎn)換成8位二進(jìn)制，再進(jìn)行位運(yùn)算。答案：--27（十進(jìn)制）=-32+5。其8位補(bǔ)碼為：先求+27的8位原碼00011011，再求反11100100，最后加111100101。-+75（十進(jìn)制）=01001011（8位二進(jìn)制）。結(jié)果：-27的補(bǔ)碼為11100101，+75的補(bǔ)碼為01001011。2.解析思路：吞吐率（TPS）=CPI*f/T_cycle；執(zhí)行速度（MIPS）=IPS/10^6。先算原吞吐率，再算新周期，最后算新吞吐率和執(zhí)行速度。注意單位換算（ns->s）。答案：-原周期T_cycle=2ns=2x10^-9s。-原吞吐率TP1=IPS/T_cycle=5000指令/(2x10^-9s)=2.5x10^9指令/秒=2500MIPS。-新周期T_cycle'=1.5ns=1.5x10^-9s。-新吞吐率TP2=IPS/T_cycle'=5000指令/(1.5x10^-9s)=(5000/1.5)x10^9指令/秒=3.333...x10^9指令/秒≈3333.3MIPS。結(jié)果：新吞吐率約為3333.3MIPS。六、分析題1.解析思路：指令執(zhí)行步驟是核心流程。取指階段CPU主要與內(nèi)存交互獲取指令；執(zhí)行階段CPU主要處理數(shù)據(jù)（運(yùn)算器）或控制（控制器）?？刂菩盘?hào)是關(guān)鍵，需結(jié)合ALU功能（如加法）說明?？珊?jiǎn)化為Fetch、Decode、Execute三個(gè)階段，重點(diǎn)在Execute階段對(duì)加法指令的控制。答案：指令執(zhí)行過程的主要步驟通常包括：取指（Fetch）、譯碼（Decode）、執(zhí)行（Execute）。在取指階段，控制器發(fā)出讀主存命令，并根據(jù)指令地址獲取指令送到指令寄存器IR。在執(zhí)行階段，控制器根據(jù)IR中的操作碼，向ALU發(fā)出相應(yīng)的控制信號(hào)。以加法指令為例，控制器會(huì)發(fā)出加法（ADD）控制信號(hào)，同時(shí)將操作數(shù)從寄存器或內(nèi)存讀取到ALU，ALU執(zhí)行加法運(yùn)算，并將結(jié)果寫回目標(biāo)寄存器。此外，控制器還需發(fā)出寫回結(jié)果、更新狀態(tài)標(biāo)志位等信號(hào)。2.解析思路：總線周期是CPU與總線交互的基本單位。需定義并說明其包含的階段。以讀字為例，每個(gè)階段CPU需執(zhí)行的操作要明確。常用階段有：總線請(qǐng)求、總線響應(yīng)、尋址、數(shù)據(jù)傳輸、總線釋放。數(shù)據(jù)傳輸階段又可細(xì)分為讀就緒、讀選通、數(shù)據(jù)傳輸?shù)?。答案：總線周期是指CPU通過總線完成一次訪問（如讀寫一個(gè)字）所需要的時(shí)間，通常包含若干個(gè)時(shí)鐘周期。一個(gè)典型的總線周期通常包含以下主要操作階段：1.總線請(qǐng)求（BusRequest）：CPU或其他總線主設(shè)備向總線控制器提出使用總線的請(qǐng)求。2.總線響應(yīng)（BusGrant）：總線控制器仲裁各請(qǐng)求，并將總線控制權(quán)授予請(qǐng)求成功的設(shè)備（總線主設(shè)備）。3.尋址（Addressing）：總線主設(shè)備在總線上發(fā)出訪問的內(nèi)存地址（或I/O端口地址）。4.數(shù)據(jù)傳輸（DataTransfer）：總線主設(shè)備發(fā)出讀/寫命令，并在數(shù)據(jù)總線上傳輸數(shù)據(jù)。對(duì)于讀操作，通常經(jīng)歷：發(fā)讀命令、內(nèi)存/設(shè)備準(zhǔn)備就緒、數(shù)據(jù)在數(shù)據(jù)線上穩(wěn)定、主設(shè)備讀取數(shù)據(jù)等子階段。對(duì)于寫操