無刷雙饋電機(jī)控制系統(tǒng)芯片選擇分析案例目錄TOC\o"1-3"\h\u23208無刷雙饋電機(jī)控制系統(tǒng)芯片選擇分析案例 129621.1TMS320F2812芯片的簡(jiǎn)介 181161.1.1TMS320F2812芯片的主要特點(diǎn) 22261.1.2TMS320F2812芯片的外部引腳 235961.2CPU內(nèi)部結(jié)構(gòu) 4307511.1.1CPU概述 4230761.1.2CPU的結(jié)構(gòu)與總線 452561.1.3CPU寄存器 5164951.3存儲(chǔ)器與通用I/O口 5302571.3.1存儲(chǔ)器 521661.3.2外部擴(kuò)展接口 6223291.4中斷管理和復(fù)位 6147641.4.1可屏蔽中斷 6183821.4.2不可屏蔽中斷 7225061.4.3中斷處理步驟 71.1TMS320F2812芯片的簡(jiǎn)介TMS320F2812芯片是由德州儀器公司，也就是我們通常所說的TI公司所生產(chǎn)的一種DSP系列芯片。該芯片剛一問世，便收獲了巨大的成功，至今仍在使用。這充分說明了TMS320F2812芯片功能強(qiáng)大、性能優(yōu)異，經(jīng)得起時(shí)間的考驗(yàn)。TMS320F2812是32位定點(diǎn)芯片，即在單位時(shí)間內(nèi)可以處理字長(zhǎng)為32位的二進(jìn)制數(shù)據(jù)，同時(shí)在表示實(shí)數(shù)時(shí)，小數(shù)點(diǎn)的位置固定，運(yùn)算方便。由于芯片采用了改進(jìn)的Harvard結(jié)構(gòu)體系，使得程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器可以獨(dú)立地運(yùn)行，從而大幅提高了芯片的運(yùn)算速度。同時(shí)芯片的外部接口較多，能夠根據(jù)應(yīng)用場(chǎng)合的需要來配備多種外部設(shè)備。1.1.1TMS320F2812芯片的主要特點(diǎn)TMS320F2812芯片采用了高性能靜態(tài)CMOS技術(shù)，將總線頻率提高到150MHz，意味著CPU與內(nèi)存之間能夠傳輸更多的數(shù)據(jù)，能夠充分發(fā)揮CPU的性能，提高運(yùn)算速度。同時(shí)，相較于其他的邏輯電路，CMOS邏輯電路使芯片抗干擾的能力更強(qiáng)，功耗更低，允許的電壓范圍也更寬廣。為了降低功耗，節(jié)省電量，芯片的內(nèi)核電壓選用為1.8V。芯片的I/O工作電壓則為3.3V，這是因?yàn)檩斎胼敵鼋涌谝B接外圍設(shè)備，高電壓可以減少干擾。同時(shí)，TMS320F2812芯片還可以使用JTAG掃描來對(duì)芯片內(nèi)部的各個(gè)部分進(jìn)行測(cè)試，來加快數(shù)據(jù)的處理速度。芯片中的中央處理器（CPU）由于采用了改進(jìn)的Harvard結(jié)構(gòu)體系，使得數(shù)據(jù)總線與程序總線之間相互獨(dú)立，提高了運(yùn)行速度，同時(shí)使用流水線操作，減少了程序的運(yùn)行時(shí)間。CPU功能強(qiáng)大，能夠在一個(gè)操作周期里完成乘法加法或移位運(yùn)算。至于芯片的存儲(chǔ)器，可以分為片內(nèi)存儲(chǔ)器和片外存儲(chǔ)器。受限于芯片整體體積、功耗大小以及集成技術(shù)，片內(nèi)存儲(chǔ)器的容量較小，因而當(dāng)需要存儲(chǔ)的數(shù)據(jù)量較大時(shí)，需要擴(kuò)展外部存儲(chǔ)器。TMS320F2812芯片的引腳多達(dá)176個(gè)，其中包括了外部存儲(chǔ)器接口，可以方便地?cái)U(kuò)展存儲(chǔ)器容量。同時(shí)，這些數(shù)量眾多的引腳也為芯片擴(kuò)展外部設(shè)備提供了便利，使芯片能夠根據(jù)不同的應(yīng)用場(chǎng)合擴(kuò)展不同的外設(shè)，大大拓展了芯片的應(yīng)用領(lǐng)域。除此外，芯片還具有12位的ADC16通道以及支持低功耗模式和節(jié)能模式。1.1.2TMS320F2812芯片的外部引腳本文所用的TMS320F2812芯片是176引腳的PGFLQFP封裝，芯片的頂視圖可以見圖1.1。圖1.1176引腳LQFP封裝頂視圖這些引腳中包括XINTF地址數(shù)據(jù)總線（其中一部分總線用來傳輸?shù)刂沸畔?，它的多少?zèng)Q定了芯片直接尋址空間的大小；剩余總線用來傳輸數(shù)據(jù)信息），XINTF控制總線來對(duì)程序的運(yùn)行進(jìn)度進(jìn)行控制，JTAG和其他信號(hào)線用來檢測(cè)芯片是否有問題并進(jìn)行通信，ADC模擬輸入信號(hào)線用來把外部連續(xù)的模擬信號(hào)轉(zhuǎn)換為離散的數(shù)字信號(hào)，電源信號(hào)線來保證電源的供應(yīng)，GPIO信號(hào)線可以通過軟件編程設(shè)置為輸入或者輸出來使用。1.2CPU內(nèi)部結(jié)構(gòu)中央處理器（CPU）是TMS320F2812芯片的主要組成部分之一，用來處理控制程序中的指令，使指令的編碼譯碼工作井然有序，同時(shí)執(zhí)行指令對(duì)應(yīng)的操作，把控各個(gè)操作所用的時(shí)間，最后處理數(shù)據(jù)，譬如進(jìn)行乘法、加法、移位等各種運(yùn)算得到結(jié)果。接下來對(duì)中央處理器的工作原理、內(nèi)部組成以及功能作用等做一個(gè)簡(jiǎn)介。1.1.1CPU概述中央處理器（CPU）是一種性能高、功耗低的32位定點(diǎn)數(shù)字信號(hào)處理器，集中了微控制器的諸多優(yōu)秀特性，具有許多先進(jìn)的性能。通過改進(jìn)型的Harvard結(jié)構(gòu)體系，CPU的程序總線與數(shù)據(jù)總線相互獨(dú)立，從而可以在一個(gè)時(shí)間段內(nèi)既讀取指令又執(zhí)行操作，大大提高了運(yùn)算速度。CPU的主要組成有三部分，即運(yùn)算器進(jìn)行各種運(yùn)算譬如邏輯運(yùn)算、加減乘法運(yùn)算等，控制所有指令先后執(zhí)行順序的控制器，保存處理結(jié)果以及各種重要數(shù)據(jù)的寄存器。除此之外，CPU還有一些衡量性能優(yōu)劣的重要參數(shù)，例如工作頻率、總線頻率、字長(zhǎng)等指標(biāo)。1.1.2CPU的結(jié)構(gòu)與總線CPU的主要結(jié)構(gòu)包括了運(yùn)算器、控制器和寄存器。運(yùn)算器顧名思義是用來執(zhí)行運(yùn)算的器件，由控制器發(fā)出的指令來控制，其核心為算術(shù)邏輯單元（ALU），可以執(zhí)行乘法、加法等算數(shù)運(yùn)算以及移位、比較等邏輯運(yùn)算；控制器相當(dāng)于CPU的大腦，用來協(xié)調(diào)整個(gè)器件的工作，根據(jù)操作人員編好的程序，按照先后順序來對(duì)指令進(jìn)行譯碼操作，同時(shí)給其他執(zhí)行器件發(fā)出信號(hào)；寄存器則是用來保存一些重要數(shù)據(jù)，譬如：等待處理的數(shù)據(jù)、處理后的數(shù)據(jù)結(jié)果等，寄存器可以減少CPU訪問數(shù)據(jù)所用的時(shí)間，提高工作速度。接著再介紹一下CPU的總線，它是用來進(jìn)行CPU與芯片其他器件之間的信息傳送，可以根據(jù)功能分為控制總線、地址總線、數(shù)據(jù)總線。其中，控制總線用來傳遞控制信號(hào)，控制信號(hào)有的時(shí)候由CPU傳遞給存儲(chǔ)器等執(zhí)行器件，有的時(shí)候由其他器件反饋回CPU，具體方向則根據(jù)控制信號(hào)本身而定，故控制總線是雙向的。地址總線用來傳遞地址信息，通過這些地址來訪問相應(yīng)的器件，只能從CPU傳向其他器件，所以地址總線是單向的。數(shù)據(jù)總線用來傳遞數(shù)據(jù)，它也是雙向的，既能把CPU的數(shù)據(jù)傳送給其他器件，也能把數(shù)據(jù)傳送回CPU。1.1.3CPU寄存器寄存器用來存儲(chǔ)二進(jìn)制代碼數(shù)據(jù)，由多個(gè)觸發(fā)器構(gòu)成，原理簡(jiǎn)單。寄存器通常存儲(chǔ)一些極其重要的運(yùn)行數(shù)據(jù)，同時(shí)還能減少CPU訪問數(shù)據(jù)的時(shí)間，對(duì)于CPU來說意義非凡。CPU的寄存器重點(diǎn)包括了六個(gè)寄存器，接下來分別做一個(gè)簡(jiǎn)單說明。數(shù)據(jù)寄存器用來作為CPU和其他器件之間的數(shù)據(jù)中轉(zhuǎn)站，同時(shí)還可以減小CPU與其他器件之間的速度差距；地址寄存器則是用來保存CPU目前訪問的地址，由于存在速度差異，故需要地址寄存器來臨時(shí)保存地址；指令寄存器用來保存當(dāng)前執(zhí)行的指令，指令由數(shù)據(jù)寄存器傳送過來；程序計(jì)數(shù)器可以標(biāo)出下一條指令的地址信息，為下一次讀取指令做好準(zhǔn)備；累加寄存器用來給算術(shù)邏輯單元（ALU）提供工作區(qū)或者臨時(shí)保存運(yùn)算結(jié)果；程序狀態(tài)字寄存器用來表征當(dāng)前運(yùn)算的狀態(tài)及程序的工作方式。1.3存儲(chǔ)器與通用I/O口存儲(chǔ)器相當(dāng)于儲(chǔ)備倉，可以保存一些程序運(yùn)行中的重要數(shù)據(jù)，它的本質(zhì)是一種邏輯電路，又可以分成許多存儲(chǔ)單元，來存儲(chǔ)二進(jìn)制數(shù)據(jù)代碼。通用I/O口又可以稱為通用型輸入輸出即GPIO，也就是這個(gè)I/O口輸出電平的高低狀態(tài)可以根據(jù)實(shí)際的需要來進(jìn)行設(shè)置。因?yàn)椴捎昧烁倪M(jìn)的Harvard結(jié)構(gòu)體系，TMS320F2812芯片的程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開獨(dú)立運(yùn)行，提高了數(shù)據(jù)的傳輸速率。存儲(chǔ)器也可以根據(jù)在芯片內(nèi)外，分為片上存儲(chǔ)器與片外存儲(chǔ)器。1.3.1存儲(chǔ)器存儲(chǔ)器可以根據(jù)能否存取數(shù)據(jù)分為RAM和ROM，RAM為隨機(jī)存取存儲(chǔ)器，里面的數(shù)據(jù)可以根據(jù)程序的運(yùn)行隨時(shí)讀取、寫入，但是斷電時(shí)里面的信息不會(huì)保存。其中RAM還可以分為SRAM與DRAM，SRAM是靜態(tài)隨機(jī)存取存儲(chǔ)器，它依靠6個(gè)晶體管存儲(chǔ)一個(gè)bit，不需要刷新。DRAM是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，只用1個(gè)晶體管便可存儲(chǔ)一個(gè)bit，但需要不斷刷新來保證內(nèi)容不變。ROM是只讀存儲(chǔ)器，它里面的數(shù)據(jù)信息只能被讀取，而不能被寫入修改，斷電的時(shí)候，里面的信息可以保存下來。TMS320F2812芯片具有SRAM、ROM與Flash存儲(chǔ)器，性能優(yōu)異。其中Flash存儲(chǔ)器又可以稱為閃存，將RAM與ROM的優(yōu)點(diǎn)結(jié)合在了一起，不僅可以讀取、寫入數(shù)據(jù)信息，而且在斷電的時(shí)候不會(huì)丟失信息。片上Flash存儲(chǔ)器為128K×16位，被分為多個(gè)單元，有代碼安全保護(hù)和低功耗模式，還可以根據(jù)CPU時(shí)鐘頻率調(diào)整等待周期。1.3.2外部擴(kuò)展接口擴(kuò)展接口顧名思義，是用來給芯片擴(kuò)展外部設(shè)備使用的，從而使芯片能夠在更多的領(lǐng)域發(fā)揮作用。當(dāng)操作人員想要向外部設(shè)備發(fā)出指令，進(jìn)行某一操作時(shí)，可以通過外部擴(kuò)展接口來傳送信息，完成操作。當(dāng)TMS320F2812芯片與外部擴(kuò)展設(shè)備連接匹配時(shí)，要考慮到它們的工作頻率是否相同。如果不同，則需要修改相應(yīng)的參數(shù)使其一致。1.4中斷管理和復(fù)位在很久以前，還沒有中斷系統(tǒng)的時(shí)候，操作人員只能等到上一個(gè)任務(wù)運(yùn)行結(jié)束之后，才能開始進(jìn)行下一個(gè)任務(wù)，這使得程序運(yùn)行很不方便。為了解決這一問題，中斷系統(tǒng)應(yīng)運(yùn)而生。當(dāng)CPU在處理當(dāng)下任務(wù)的時(shí)候，假如出現(xiàn)緊急事件需要調(diào)用CPU，那么在中斷系統(tǒng)的幫助下，CPU可以先暫停目前任務(wù)的運(yùn)行，轉(zhuǎn)而先處理緊急事件的程序，處理結(jié)束后，再返回當(dāng)下任務(wù)，繼續(xù)運(yùn)行。根據(jù)能否禁止中斷，中斷又分為了可屏蔽中斷與不可屏蔽中斷。當(dāng)操作人員可以通過設(shè)置中斷使能寄存器（IER）來對(duì)某一中斷進(jìn)行控制使其可以發(fā)生或者不能發(fā)生時(shí)，說明該中斷為可屏蔽中斷，否則為不可屏蔽中斷。1.4.1可屏蔽中斷一般來自內(nèi)部的中斷都是不可屏蔽中斷，來外部的中斷可以分為可屏蔽中斷與不可屏蔽中斷兩類。也就是說，可屏蔽中斷由一些有中斷能力的外圍設(shè)備所產(chǎn)生。同時(shí)，可屏蔽中斷受到中斷使能寄存器（IER）和中斷標(biāo)志寄存器（IFR）的影響，可以根據(jù)中斷循序標(biāo)志的設(shè)置來判斷CPU是否響應(yīng)中斷請(qǐng)求。1.4.2不可屏蔽中斷不可屏蔽中斷就是指CPU必須要響應(yīng)的中斷，有可能來自CPU內(nèi)部自發(fā)產(chǎn)生，也有可能來自外圍設(shè)備來通知CPU發(fā)生了緊急事件。不可屏蔽中斷包括：軟件中斷，指通過軟件來模擬硬件中的中斷概念；硬件中斷，即中斷源的識(shí)別標(biāo)志，它可以存放中斷服務(wù)程序的入口地址或者跳轉(zhuǎn)到中斷服務(wù)程序的入口地址來實(shí)現(xiàn)中斷；非法指令陷阱，指CPU受到干擾或者