2025計(jì)算機(jī)考研《組成原理》模擬卷考試時(shí)間：______分鐘總分：______分姓名：______一、單項(xiàng)選擇題（每題2分，共20分。下列每小題給出的四個(gè)選項(xiàng)中，只有一項(xiàng)是符合題目要求的。請(qǐng)將正確選項(xiàng)前的字母填在題后的括號(hào)內(nèi)。）1.某存儲(chǔ)單元的地址碼為10位，則該存儲(chǔ)器最多可以存放（）個(gè)字節(jié)。A.512B.1024C.2048D.40962.下列關(guān)于Cache的敘述中，正確的是（）。A.Cache和主存都是只讀存儲(chǔ)器B.Cache和主存都是易失性存儲(chǔ)器C.Cache的存取速度比主存快D.Cache的容量通常比主存大3.虛擬內(nèi)存是為了解決（）問(wèn)題而引入的技術(shù)。A.存儲(chǔ)器容量不足B.指令執(zhí)行速度慢C.I/O操作效率低D.數(shù)據(jù)傳輸錯(cuò)誤4.在下列尋址方式中，尋址速度最快的是（）。A.立即尋址B.直接尋址C.間接尋址D.寄存器尋址5.RISC指令集的特點(diǎn)之一是（）。A.指令格式復(fù)雜B.指令種類繁多C.大部分指令可在一個(gè)時(shí)鐘周期內(nèi)完成D.需要復(fù)雜的尋址方式6.CPU主要由（）兩部分組成。A.運(yùn)算器和控制器B.加法器和寄存器C.ALU和累加器D.內(nèi)部總線和控制器7.指令執(zhí)行過(guò)程中，控制器根據(jù)（）產(chǎn)生控制信號(hào)。A.指令操作碼B.操作數(shù)C.時(shí)序信號(hào)D.程序計(jì)數(shù)器8.在指令流水線中，主要瓶頸來(lái)自于（）。A.控制器設(shè)計(jì)B.數(shù)據(jù)通路寬度C.指令執(zhí)行時(shí)序D.硬件制造工藝9.總線中，傳輸?shù)刂沸畔⒌木€稱為（）。A.數(shù)據(jù)總線B.控制總線C.地址總線D.信號(hào)總線10.I/O接口位于（）和I/O設(shè)備之間。A.CPUB.主存C.總線D.運(yùn)算器二、填空題（每空1分，共10分。請(qǐng)將答案填在題中橫線上。）1.存儲(chǔ)器按其存儲(chǔ)內(nèi)容存取方式可分為_(kāi)_____存儲(chǔ)器和______存儲(chǔ)器。2.Cache與主存之間的地址映射方式主要有______映射、______映射和______映射。3.虛擬內(nèi)存中，實(shí)際存放在主存中的部分稱為_(kāi)_____，存放在輔助存儲(chǔ)器中的部分稱為_(kāi)_____。4.指令系統(tǒng)具有______性和______性。5.CPU中用于暫存指令的寄存器是______，用于暫存操作數(shù)的寄存器是______。6.指令流水線技術(shù)可以提高指令的______和______。7.總線根據(jù)傳輸信息種類可以分為數(shù)據(jù)總線、______和______。8.I/O控制方式主要有程序查詢方式、______和______。三、綜合應(yīng)用題（共5小題，共60分。請(qǐng)按題目要求作答。）1.（10分）已知某計(jì)算機(jī)主存容量為256MB，Cache容量為32KB，采用直接映射方式。主存塊大小為4KB，Cache塊大小為2KB。當(dāng)訪問(wèn)主存地址為HFFFE0H時(shí)，請(qǐng)計(jì)算：（1）主存塊號(hào)是多少？Cache塊號(hào)是多少？（2）若該地址的數(shù)據(jù)已在Cache中，則訪問(wèn)速度比直接訪問(wèn)主存快多少倍？（假設(shè)Cache訪問(wèn)時(shí)間為10ns，主存訪問(wèn)時(shí)間為100ns）2.（12分）簡(jiǎn)述RISC指令集與CISC指令集的主要區(qū)別。列舉兩條典型的RISC指令，并說(shuō)明其功能。3.（15分）描述CPU中指令執(zhí)行的一個(gè)基本周期（取指、譯碼、執(zhí)行、訪存、寫回）的過(guò)程。假設(shè)某CPU的時(shí)鐘頻率為500MHz，一個(gè)時(shí)鐘周期包含4個(gè)節(jié)拍（T1,T2,T3,T4），請(qǐng)計(jì)算執(zhí)行一條需要4個(gè)時(shí)鐘周期完成的指令所需的時(shí)間。4.（15分）什么是指令流水線沖突？常見(jiàn)的主要有哪些類型？簡(jiǎn)要說(shuō)明如何解決數(shù)據(jù)沖突。5.（8分）比較中斷方式和DMA方式在數(shù)據(jù)傳輸過(guò)程中的主要區(qū)別。DMA方式適用于哪些類型的I/O設(shè)備？試卷答案一、單項(xiàng)選擇題1.B2.C3.A4.D5.C6.A7.A8.C9.C10.C二、填空題1.隨機(jī)存取存取保護(hù)2.直接全相聯(lián)組相聯(lián)3.實(shí)地存儲(chǔ)區(qū)虛擬存儲(chǔ)區(qū)4.硬件軟件5.程序計(jì)數(shù)器（PC）寄存器堆（或通用寄存器）6.吞吐率效率7.控制總線地址總線8.中斷方式DMA方式三、綜合應(yīng)用題1.（1）主存塊號(hào)：FFFE0H/4000H=FFFEH(商為塊號(hào))；Cache塊號(hào)：FFFE0H/2000H=FFFH(商為塊號(hào))。注意：塊號(hào)計(jì)算結(jié)果需取整數(shù)部分。所以主存塊號(hào)為FFFEH，Cache塊號(hào)也為FFFH。（2）Cache訪問(wèn)時(shí)間與主存訪問(wèn)時(shí)間之比為10ns/100ns=1/10。所以訪問(wèn)速度比直接訪問(wèn)主存快10倍。2.RISC與CISC的主要區(qū)別：*指令格式：RISC指令長(zhǎng)度固定，CISC指令長(zhǎng)度可變。*指令種類：RISC指令種類少，功能簡(jiǎn)單，CISC指令種類多，功能復(fù)雜。*尋址方式：RISC只有加載、存儲(chǔ)指令訪問(wèn)內(nèi)存，其他操作在寄存器間進(jìn)行，尋址方式簡(jiǎn)單；CISC指令可直接訪問(wèn)內(nèi)存，尋址方式復(fù)雜。*指令執(zhí)行：RISC指令大多在一個(gè)時(shí)鐘周期內(nèi)完成；CISC指令執(zhí)行周期可變，有的需多個(gè)周期。*控制器：RISC采用硬布線控制器；CISC采用微程序控制器。*設(shè)計(jì)思想：RISC強(qiáng)調(diào)指令執(zhí)行速度和硬件簡(jiǎn)單性；CISC強(qiáng)調(diào)軟件兼容性和編程方便性。典型RISC指令：*`addR1,R2,R3`：將寄存器R2和R3的內(nèi)容相加，結(jié)果存入寄存器R1。（功能：算術(shù)加）*`lwR1,offset(R2)`：將主存中地址為寄存器R2內(nèi)容加上偏移量offset處的內(nèi)容加載到寄存器R1。（功能：加載）3.指令執(zhí)行基本周期過(guò)程：*取指（T1）：從主存指定地址（由PC指向）讀取指令，送入指令寄存器（IR）。*譯碼（T2）：對(duì)IR中的操作碼進(jìn)行譯碼，產(chǎn)生相應(yīng)的控制信號(hào)，并從寄存器堆中讀取操作數(shù)。*執(zhí)行（T3）：根據(jù)控制信號(hào)，執(zhí)行指令規(guī)定的操作（如運(yùn)算、邏輯操作、數(shù)據(jù)傳送等），可能涉及ALU運(yùn)算或寄存器間數(shù)據(jù)傳送。*訪存（T4）：若指令需要訪問(wèn)主存（如加載、存儲(chǔ)指令），則在T3或T4階段完成數(shù)據(jù)在寄存器與主存之間的傳送。*寫回（T4或后續(xù)）：將執(zhí)行結(jié)果（若需要）寫回到目的寄存器或主存單元。計(jì)算指令執(zhí)行時(shí)間：每個(gè)時(shí)鐘周期包含4個(gè)節(jié)拍，總時(shí)間為1/(500MHz/4)=8ns。執(zhí)行需要4個(gè)時(shí)鐘周期的指令總時(shí)間=4*8ns=32ns。4.指令流水線沖突：指由于資源有限或時(shí)間安排不當(dāng)，導(dǎo)致指令在流水線中無(wú)法按預(yù)期順序或時(shí)間完成操作的現(xiàn)象。主要類型：*結(jié)構(gòu)沖突：由于硬件資源（如ALU、總線）同時(shí)被多個(gè)指令需要而發(fā)生的沖突。*數(shù)據(jù)沖突：后續(xù)指令需要使用前面指令的中間結(jié)果，但結(jié)果尚未準(zhǔn)備好而發(fā)生的沖突，包括RAW（讀后寫）沖突、WAR（寫后讀）、WAW（寫后寫）。*控制沖突：由于分支、跳轉(zhuǎn)等指令導(dǎo)致取指順序發(fā)生改變而引起的沖突。解決數(shù)據(jù)沖突（以RAW沖突為例）的方法：*暫停（Stall）：使流水線停止一個(gè)或多個(gè)階段，等待數(shù)據(jù)準(zhǔn)備好。*數(shù)據(jù)前遞（Forwarding/Bypassing）：將中間結(jié)果直接從執(zhí)行單元傳遞給后續(xù)指令的取指或譯碼階段。*指令調(diào)度（InstructionScheduling）：在編譯階段或運(yùn)行時(shí)動(dòng)態(tài)調(diào)整指令順序，避免沖突。5.中斷方式與DMA方式主要區(qū)別：*數(shù)據(jù)傳輸過(guò)程：中斷方式下，CPU在數(shù)據(jù)傳輸過(guò)程中需要周期性干預(yù)（查詢狀態(tài)、執(zhí)行中斷服務(wù)程序）；DMA方式下，CPU只需在數(shù)據(jù)傳輸開(kāi)始前和結(jié)束后進(jìn)行少量干預(yù)，數(shù)據(jù)傳輸由DMA控制器(DMAC)接管。*CPU效率：中斷方式CPU效率較低，因?yàn)镃PU需花費(fèi)時(shí)間處理中斷；DMA方式CPU效率高，CPU可在數(shù)據(jù)傳輸期間執(zhí)行其他任務(wù)。*