課題申報(bào)書人員分工一、封面內(nèi)容

項(xiàng)目名稱：面向新一代人工智能芯片的類腦計(jì)算架構(gòu)優(yōu)化與性能提升研究

申請(qǐng)人姓名及聯(lián)系方式：張明，高級(jí)研究員，郵箱：zhangming@

所屬單位：國家智能信息處理研究院芯片設(shè)計(jì)研究所

申報(bào)日期：2023年10月26日

項(xiàng)目類別：應(yīng)用基礎(chǔ)研究

二．項(xiàng)目摘要

本項(xiàng)目旨在針對(duì)當(dāng)前人工智能芯片在算力效率、功耗控制及并行處理能力方面的瓶頸，深入研究類腦計(jì)算架構(gòu)的優(yōu)化理論與實(shí)現(xiàn)方法。項(xiàng)目核心聚焦于開發(fā)一種融合神經(jīng)形態(tài)計(jì)算與傳統(tǒng)馮·諾依曼架構(gòu)的新型計(jì)算范式，通過引入事件驅(qū)動(dòng)計(jì)算、自適應(yīng)突觸權(quán)重調(diào)整及多尺度信息融合機(jī)制，顯著提升芯片在低功耗環(huán)境下的處理速度與能效比。研究方法將結(jié)合硬件仿真、原型驗(yàn)證與大規(guī)模實(shí)驗(yàn)測(cè)試，重點(diǎn)解決神經(jīng)突觸陣列的高密度集成、動(dòng)態(tài)重構(gòu)算法及跨層信息傳遞的時(shí)序同步問題。預(yù)期成果包括一套完整的類腦計(jì)算架構(gòu)設(shè)計(jì)方案、一套高精度性能評(píng)估模型，以及至少三款具有自主知識(shí)產(chǎn)權(quán)的芯片原型樣機(jī)。項(xiàng)目成果將直接應(yīng)用于自動(dòng)駕駛感知系統(tǒng)、智能醫(yī)療診斷設(shè)備及邊緣計(jì)算場(chǎng)景，為我國人工智能芯片技術(shù)搶占國際前沿提供關(guān)鍵技術(shù)支撐。

三.項(xiàng)目背景與研究意義

當(dāng)前，人工智能（AI）已滲透至社會(huì)經(jīng)濟(jì)發(fā)展的各個(gè)層面，成為驅(qū)動(dòng)技術(shù)革新的核心引擎。特別是以深度學(xué)習(xí)為代表的新一代AI技術(shù)，在圖像識(shí)別、自然語言處理、智能決策等領(lǐng)域展現(xiàn)出超越傳統(tǒng)方法的卓越性能。然而，支撐這些應(yīng)用的AI芯片，正面臨著一系列嚴(yán)峻挑戰(zhàn)，嚴(yán)重制約了AI技術(shù)的進(jìn)一步普及與深化應(yīng)用。這主要體現(xiàn)在以下幾個(gè)方面：首先是能效瓶頸，傳統(tǒng)AI芯片，尤其是基于GPU和TPU的設(shè)計(jì)，在執(zhí)行大規(guī)模矩陣運(yùn)算時(shí)功耗極高，對(duì)于依賴電池供電的移動(dòng)設(shè)備和邊緣計(jì)算節(jié)點(diǎn)而言，能效比成為其性能提升的桎梏；其次是算力瓶頸，隨著模型復(fù)雜度的指數(shù)級(jí)增長(zhǎng)，現(xiàn)有芯片架構(gòu)在并行處理能力、內(nèi)存帶寬和計(jì)算密度方面已顯不足，導(dǎo)致訓(xùn)練和推理時(shí)延增加，難以滿足實(shí)時(shí)性要求；再者是可擴(kuò)展性問題，馮·諾依曼架構(gòu)中計(jì)算單元與存儲(chǔ)單元的分離導(dǎo)致數(shù)據(jù)傳輸成為性能瓶頸，芯片集成度提升受限，難以支撐日益龐大的AI模型。

面對(duì)上述問題，類腦計(jì)算作為一種模擬人腦神經(jīng)元結(jié)構(gòu)和信息處理機(jī)制的生物啟發(fā)計(jì)算范式，為AI芯片的革新提供了全新的思路。類腦計(jì)算的核心優(yōu)勢(shì)在于其固有的事件驅(qū)動(dòng)特性、低功耗運(yùn)行機(jī)制和并行分布式處理能力。人腦通過數(shù)以億計(jì)的神經(jīng)元和突觸，以極低的能耗實(shí)現(xiàn)了高效復(fù)雜的認(rèn)知功能，其信息處理方式與AI任務(wù)的需求高度契合。研究表明，類腦芯片在處理感知類任務(wù)（如圖像識(shí)別、語音識(shí)別）時(shí)，相較于傳統(tǒng)芯片具有數(shù)個(gè)數(shù)量級(jí)的能效優(yōu)勢(shì)。盡管類腦計(jì)算展現(xiàn)出巨大潛力，但其研究與應(yīng)用仍處于早期階段，面臨諸多技術(shù)難題?，F(xiàn)有類腦芯片在器件精度、互連帶寬、算法適配、軟件生態(tài)等方面存在顯著不足，導(dǎo)致其性能尚未完全發(fā)揮，離大規(guī)模商業(yè)化應(yīng)用尚有距離。例如，神經(jīng)突觸和神經(jīng)元的建模精度直接影響計(jì)算結(jié)果的準(zhǔn)確性，而現(xiàn)有器件在模擬生物離子通道的動(dòng)態(tài)特性時(shí)存在較大偏差；芯片間或片上不同功能模塊間的互連帶寬瓶頸，限制了大規(guī)模網(wǎng)絡(luò)并行計(jì)算能力的發(fā)揮；此外，缺乏成熟的編譯器和編程框架，使得類腦芯片的應(yīng)用開發(fā)難度大、效率低。因此，深入研究和突破類腦計(jì)算架構(gòu)的關(guān)鍵技術(shù)，不僅是應(yīng)對(duì)當(dāng)前AI芯片瓶頸的有效途徑，更是搶占下一代計(jì)算技術(shù)制高點(diǎn)的戰(zhàn)略選擇，具有極其重要的研究必要性。

本項(xiàng)目的研究意義主要體現(xiàn)在以下幾個(gè)方面：社會(huì)價(jià)值層面，本項(xiàng)目成果有望推動(dòng)智能設(shè)備向更節(jié)能、更智能、更可靠的方向發(fā)展。以自動(dòng)駕駛為例，低功耗、高實(shí)時(shí)性的類腦計(jì)算芯片能夠顯著提升車載感知系統(tǒng)的性能和安全性，降低系統(tǒng)能耗，延長(zhǎng)續(xù)航里程；在智能醫(yī)療領(lǐng)域，類腦芯片可用于開發(fā)低功耗的便攜式診斷設(shè)備，實(shí)現(xiàn)實(shí)時(shí)健康監(jiān)測(cè)和疾病預(yù)警，提升醫(yī)療服務(wù)的可及性和效率；在智慧城市和物聯(lián)網(wǎng)場(chǎng)景，高效能的AI芯片能夠支持更大規(guī)模設(shè)備的互聯(lián)互通和智能協(xié)同，促進(jìn)城市管理的精細(xì)化和社會(huì)運(yùn)行的高效化。此外，項(xiàng)目成果還能提升我國在AI芯片領(lǐng)域的自主創(chuàng)新能力和核心競(jìng)爭(zhēng)力，增強(qiáng)國家在戰(zhàn)略性新興產(chǎn)業(yè)中的話語權(quán)，對(duì)維護(hù)國家安全和促進(jìn)科技自立自強(qiáng)具有深遠(yuǎn)意義。經(jīng)濟(jì)價(jià)值層面，本項(xiàng)目旨在開發(fā)具有自主知識(shí)產(chǎn)權(quán)的類腦計(jì)算架構(gòu)和芯片技術(shù)，這將直接催生新的產(chǎn)業(yè)生態(tài)，帶動(dòng)相關(guān)產(chǎn)業(yè)鏈的發(fā)展，如神經(jīng)器件制造、芯片設(shè)計(jì)工具、AI算法適配、應(yīng)用解決方案等，形成新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。相較于傳統(tǒng)AI芯片，類腦芯片的能效優(yōu)勢(shì)將大幅降低AI應(yīng)用的成本，拓寬AI技術(shù)的應(yīng)用場(chǎng)景，特別是在對(duì)功耗敏感的移動(dòng)和邊緣市場(chǎng)，具有巨大的商業(yè)潛力。項(xiàng)目成果有望轉(zhuǎn)化為具有市場(chǎng)競(jìng)爭(zhēng)力的產(chǎn)品，提升相關(guān)企業(yè)的盈利能力和市場(chǎng)競(jìng)爭(zhēng)力，為經(jīng)濟(jì)發(fā)展注入新動(dòng)能。學(xué)術(shù)價(jià)值層面，本項(xiàng)目是對(duì)人腦計(jì)算原理的深入探索和技術(shù)實(shí)現(xiàn)，將推動(dòng)神經(jīng)科學(xué)、計(jì)算機(jī)科學(xué)、電子工程等多學(xué)科交叉融合，深化對(duì)智能信息處理機(jī)理的理解。項(xiàng)目提出的新型類腦計(jì)算架構(gòu)和優(yōu)化算法，將豐富計(jì)算理論體系，為解決復(fù)雜系統(tǒng)建模、大數(shù)據(jù)處理等前沿科學(xué)問題提供新的計(jì)算范式和方法工具。同時(shí)，項(xiàng)目的研究過程將培養(yǎng)一批掌握類腦計(jì)算前沿技術(shù)的復(fù)合型人才，提升我國在該領(lǐng)域的學(xué)術(shù)影響力，產(chǎn)出一系列高水平的學(xué)術(shù)論文和專利成果，推動(dòng)相關(guān)學(xué)科領(lǐng)域的理論創(chuàng)新和技術(shù)進(jìn)步。綜上所述，本項(xiàng)目的研究不僅具有重要的現(xiàn)實(shí)緊迫性和應(yīng)用前景，更具有深遠(yuǎn)的戰(zhàn)略意義和學(xué)術(shù)價(jià)值，是應(yīng)對(duì)時(shí)代挑戰(zhàn)、引領(lǐng)科技革新的關(guān)鍵舉措。

四.國內(nèi)外研究現(xiàn)狀

類腦計(jì)算作為一門融合神經(jīng)科學(xué)、計(jì)算機(jī)科學(xué)和微電子學(xué)的前沿交叉學(xué)科，近年來在全球范圍內(nèi)受到廣泛關(guān)注，吸引了大量研究資源投入。國際頂尖研究機(jī)構(gòu)、大學(xué)和科技企業(yè)紛紛設(shè)立專項(xiàng)研究計(jì)劃，推動(dòng)類腦計(jì)算的理論研究、器件開發(fā)、架構(gòu)設(shè)計(jì)和應(yīng)用探索。從國際研究現(xiàn)狀來看，主要呈現(xiàn)以下幾個(gè)特點(diǎn)和研究進(jìn)展：在器件層面，美籍華人張首晟團(tuán)隊(duì)在超導(dǎo)量子比特模擬二維拓?fù)涑瑢?dǎo)體中的谷電子行為方面取得突破，為高精度神經(jīng)突觸模擬提供了新思路；美國卡內(nèi)基梅隆大學(xué)HebbianDynamicsLab利用憶阻器陣列構(gòu)建了具有可塑性的人工突觸，并成功模擬了簡(jiǎn)單的學(xué)習(xí)行為；英國伯明翰大學(xué)等機(jī)構(gòu)在碳納米管晶體管神經(jīng)形態(tài)器件方面取得進(jìn)展，致力于提升器件的開關(guān)比和可靠性。在架構(gòu)層面，IBM的TrueNorth芯片和Intel的Loihi芯片被廣泛認(rèn)為是早期具有代表性的神經(jīng)形態(tài)計(jì)算芯片，它們實(shí)現(xiàn)了大規(guī)模神經(jīng)元和突觸的集成，并具備事件驅(qū)動(dòng)處理能力，但在算力、功耗和軟件生態(tài)方面仍有不足。瑞士洛桑聯(lián)邦理工學(xué)院（EPFL）的Haemmerle團(tuán)隊(duì)提出的“突觸計(jì)算芯片”（SynapseComputeChip）架構(gòu)，旨在通過專用硬件加速突觸權(quán)重更新和信息傳遞過程。在算法層面，基于脈沖神經(jīng)網(wǎng)絡(luò)（SNN）的算法研究十分活躍，例如，麻省理工學(xué)院（MIT）的研究人員開發(fā)了多種SNN的脈沖編碼方案和訓(xùn)練算法，試圖解決SNN難以直接使用傳統(tǒng)深度學(xué)習(xí)框架訓(xùn)練的問題。加州大學(xué)伯克利分校則提出了混合精度神經(jīng)形態(tài)算法，旨在降低計(jì)算復(fù)雜度，提升算法效率。應(yīng)用層面，國際研究已開始在機(jī)器人控制、傳感器融合、模式識(shí)別等領(lǐng)域部署類腦計(jì)算系統(tǒng)，例如，牛津大學(xué)利用神經(jīng)形態(tài)芯片構(gòu)建了小型視覺傳感器，用于機(jī)器人環(huán)境感知?？傮w而言，國際類腦計(jì)算研究在器件創(chuàng)新、架構(gòu)設(shè)計(jì)、算法優(yōu)化和初步應(yīng)用方面取得了顯著進(jìn)展，但普遍面臨器件精度不足、可擴(kuò)展性差、軟件工具不完善以及與現(xiàn)有計(jì)算體系融合困難等挑戰(zhàn)。

與國際相比，我國在類腦計(jì)算領(lǐng)域的研究起步稍晚，但發(fā)展迅速，呈現(xiàn)出后發(fā)優(yōu)勢(shì)和創(chuàng)新活力。國內(nèi)多個(gè)頂尖高校和研究機(jī)構(gòu)已在該領(lǐng)域布局，并取得了一系列具有國際影響力的研究成果。在器件層面，清華大學(xué)、北京大學(xué)、中科院半導(dǎo)體所、中科院微電子所等研究機(jī)構(gòu)在新型神經(jīng)形態(tài)器件方面展開深入研究，例如，清華大學(xué)研發(fā)了基于鐵電隨機(jī)存取存儲(chǔ)器（FeRAM）的神經(jīng)突觸，具有非易失性和低功耗特點(diǎn)；中科院微電子所則在CMOS工藝兼容的神經(jīng)形態(tài)晶體管和器件集成方面取得了突破。在架構(gòu)層面，國防科技大學(xué)、清華大學(xué)、浙江大學(xué)等高校研發(fā)了多款國產(chǎn)類腦計(jì)算芯片原型，例如，國防科技大學(xué)的“天機(jī)”系列芯片，采用了事件驅(qū)動(dòng)架構(gòu)和混合信號(hào)設(shè)計(jì)，具備一定的并行處理能力；清華大學(xué)的“類腦芯片”則重點(diǎn)探索了片上學(xué)習(xí)機(jī)制。在算法層面，中國科學(xué)院自動(dòng)化所、浙江大學(xué)、哈爾濱工業(yè)大學(xué)等機(jī)構(gòu)在脈沖神經(jīng)網(wǎng)絡(luò)訓(xùn)練、可塑性算法、認(rèn)知模型等方面開展了深入研究，提出了多種適用于類腦芯片的算法框架。應(yīng)用層面，國內(nèi)研究在智慧城市交通管理、智能安防、無人駕駛等領(lǐng)域進(jìn)行了探索性應(yīng)用嘗試，例如，中科院計(jì)算所與合作伙伴利用類腦計(jì)算技術(shù)構(gòu)建了智能視頻分析系統(tǒng)。國家高度重視類腦計(jì)算產(chǎn)業(yè)發(fā)展，設(shè)立了多個(gè)國家級(jí)重點(diǎn)研發(fā)計(jì)劃和科研項(xiàng)目，為相關(guān)研究提供了強(qiáng)有力的支持。總體來看，我國類腦計(jì)算研究在政府支持力度、研究團(tuán)隊(duì)活力、部分技術(shù)領(lǐng)域（如特定器件研發(fā)）等方面具有優(yōu)勢(shì)，與國際先進(jìn)水平的差距正在逐步縮小。然而，在基礎(chǔ)理論研究深度、高端芯片制造工藝與產(chǎn)業(yè)鏈整合、跨學(xué)科研究協(xié)作機(jī)制、頂尖人才培養(yǎng)等方面仍存在明顯不足，與國際頂尖水平相比，我國在類腦計(jì)算領(lǐng)域的整體實(shí)力和影響力仍有較大提升空間。

盡管國內(nèi)外在類腦計(jì)算領(lǐng)域已取得諸多進(jìn)展，但仍存在大量研究空白和亟待解決的問題。首先，在器件物理層面，模擬生物神經(jīng)元和突觸復(fù)雜電生理特性的高精度、低功耗、高可靠性器件仍顯不足?，F(xiàn)有神經(jīng)形態(tài)器件在模擬離子通道動(dòng)態(tài)、實(shí)現(xiàn)可塑性機(jī)制、保證長(zhǎng)期穩(wěn)定性等方面存在較大挑戰(zhàn)，導(dǎo)致器件性能與生物原型存在較大差距。其次，在架構(gòu)設(shè)計(jì)層面，如何實(shí)現(xiàn)大規(guī)模、高密度的神經(jīng)元和突觸集成，并保證片上高效的信息傳輸和并行處理，是當(dāng)前架構(gòu)設(shè)計(jì)的核心難題。此外，如何設(shè)計(jì)靈活可重構(gòu)的架構(gòu)以適應(yīng)不同應(yīng)用場(chǎng)景的需求，以及如何將類腦計(jì)算與傳統(tǒng)計(jì)算架構(gòu)進(jìn)行有效融合，構(gòu)建混合計(jì)算系統(tǒng)，也是亟待解決的關(guān)鍵問題。再次，在算法層面，現(xiàn)有類腦計(jì)算算法在訓(xùn)練效率、泛化能力、容錯(cuò)性等方面仍有很大提升空間。特別是如何發(fā)展高效的、適用于大規(guī)模稀疏異步脈沖神經(jīng)網(wǎng)絡(luò)訓(xùn)練算法，以及如何設(shè)計(jì)能夠在線自適應(yīng)、具有魯棒性的學(xué)習(xí)規(guī)則，是推動(dòng)類腦計(jì)算應(yīng)用的關(guān)鍵瓶頸。此外，如何將深度學(xué)習(xí)等成熟算法有效地映射到類腦計(jì)算架構(gòu)上，實(shí)現(xiàn)算法與硬件的協(xié)同優(yōu)化，也是一個(gè)重要的研究方向。最后，在應(yīng)用層面，盡管已有一些初步應(yīng)用探索，但類腦計(jì)算技術(shù)要實(shí)現(xiàn)大規(guī)模商業(yè)化應(yīng)用，仍面臨諸多挑戰(zhàn)，包括應(yīng)用場(chǎng)景的精準(zhǔn)把握、系統(tǒng)級(jí)優(yōu)化設(shè)計(jì)、軟件生態(tài)建設(shè)、標(biāo)準(zhǔn)規(guī)范制定等。特別是如何針對(duì)特定應(yīng)用需求，設(shè)計(jì)定制化的類腦計(jì)算解決方案，并構(gòu)建完善的開發(fā)工具鏈，是推動(dòng)類腦計(jì)算技術(shù)走向成熟的關(guān)鍵。綜上所述，當(dāng)前類腦計(jì)算領(lǐng)域在器件、架構(gòu)、算法和應(yīng)用等方面均存在顯著的研究空白和挑戰(zhàn)，亟需開展深入系統(tǒng)的研究，以推動(dòng)該技術(shù)的突破性進(jìn)展和實(shí)際應(yīng)用。

五.研究目標(biāo)與內(nèi)容

本項(xiàng)目旨在攻克新一代人工智能芯片在能效、算力和智能水平方面的瓶頸，通過對(duì)類腦計(jì)算架構(gòu)的深入優(yōu)化與實(shí)現(xiàn)，推動(dòng)AI計(jì)算范式的革新?；诋?dāng)前研究現(xiàn)狀和發(fā)展趨勢(shì)，結(jié)合我國在該領(lǐng)域的優(yōu)勢(shì)與挑戰(zhàn)，本項(xiàng)目設(shè)定以下研究目標(biāo)：

1.**總體研究目標(biāo)：**構(gòu)建一套面向新一代人工智能應(yīng)用的高性能、低功耗、可擴(kuò)展的類腦計(jì)算架構(gòu)，并研制相應(yīng)的原型芯片，在關(guān)鍵性能指標(biāo)上實(shí)現(xiàn)顯著突破，為我國AI芯片技術(shù)的發(fā)展提供核心支撐。

2.**器件與電路優(yōu)化目標(biāo)：**研發(fā)并優(yōu)化適用于類腦計(jì)算的新型神經(jīng)突觸和神經(jīng)元電路，提升器件精度、能效和可塑性，解決現(xiàn)有器件在模擬生物電生理特性、保證長(zhǎng)期穩(wěn)定性及實(shí)現(xiàn)低功耗事件驅(qū)動(dòng)方面的不足。

3.**架構(gòu)設(shè)計(jì)與優(yōu)化目標(biāo)：**設(shè)計(jì)并驗(yàn)證一種融合事件驅(qū)動(dòng)、自適應(yīng)計(jì)算和多尺度信息融合的新型類腦計(jì)算架構(gòu)，提升芯片的并行處理能力、內(nèi)存帶寬利用率和計(jì)算效率，解決傳統(tǒng)架構(gòu)在處理大規(guī)模AI模型時(shí)的瓶頸問題。

4.**算法與軟件適配目標(biāo)：**開發(fā)針對(duì)類腦計(jì)算架構(gòu)的高效編譯器、訓(xùn)練算法和軟件工具鏈，解決算法到硬件的映射、在線學(xué)習(xí)與適應(yīng)等問題，降低類腦計(jì)算系統(tǒng)的開發(fā)門檻，提升應(yīng)用效率。

5.**性能評(píng)估與應(yīng)用驗(yàn)證目標(biāo)：**對(duì)所提出的類腦計(jì)算架構(gòu)和原型芯片進(jìn)行全面的性能評(píng)估，包括能效、算力、實(shí)時(shí)性等關(guān)鍵指標(biāo)，并在典型AI應(yīng)用場(chǎng)景（如智能感知、邊緣決策）中進(jìn)行驗(yàn)證，展示其相較于傳統(tǒng)芯片的優(yōu)勢(shì)。

為實(shí)現(xiàn)上述研究目標(biāo)，本項(xiàng)目將開展以下詳細(xì)研究?jī)?nèi)容：

1.**新型神經(jīng)形態(tài)器件研究：**

***研究問題：**如何設(shè)計(jì)和制備具有高精度、低功耗、大帶寬、長(zhǎng)壽命和良好可塑性的生物-inspired神經(jīng)突觸與神經(jīng)元器件，以準(zhǔn)確模擬人腦信息處理的基本單元？

***研究?jī)?nèi)容：**基于現(xiàn)有CMOS工藝，探索新型器件結(jié)構(gòu)（如新型憶阻器、跨阻晶體管、憶阻交叉點(diǎn)等），研究其物理機(jī)制，優(yōu)化器件參數(shù)，提升模擬精度和動(dòng)態(tài)范圍。開發(fā)模擬生物突觸可塑性（如長(zhǎng)時(shí)程增強(qiáng)LTP、長(zhǎng)時(shí)程抑制LTD）的電路模型和實(shí)現(xiàn)方法。研究器件的老化機(jī)理和穩(wěn)定性問題，提出相應(yīng)的電路設(shè)計(jì)或軟件補(bǔ)償策略。

***研究假設(shè)：**通過引入新型材料（如二維材料、有機(jī)半導(dǎo)體）或異質(zhì)結(jié)構(gòu)，結(jié)合創(chuàng)新的電路設(shè)計(jì)，可以在現(xiàn)有CMOS工藝上實(shí)現(xiàn)具有接近生物級(jí)別精度和能效的神經(jīng)形態(tài)器件，其可塑性機(jī)制可以通過電路模擬有效實(shí)現(xiàn)。

2.**類腦計(jì)算架構(gòu)設(shè)計(jì)：**

***研究問題：**如何設(shè)計(jì)一個(gè)大規(guī)模、高效能、可擴(kuò)展的類腦計(jì)算架構(gòu)，以支持復(fù)雜AI模型的并行處理和事件驅(qū)動(dòng)計(jì)算？

***研究?jī)?nèi)容：**設(shè)計(jì)片上神經(jīng)網(wǎng)絡(luò)互連拓?fù)浣Y(jié)構(gòu)，優(yōu)化信息傳遞路徑，提高網(wǎng)絡(luò)魯棒性和計(jì)算效率。研究事件驅(qū)動(dòng)（SNN）計(jì)算模式，設(shè)計(jì)支持稀疏事件高效處理的電路單元和時(shí)序機(jī)制。探索片上學(xué)習(xí)機(jī)制，研究如何利用本地或分布式計(jì)算資源實(shí)現(xiàn)權(quán)重的在線更新和神經(jīng)網(wǎng)絡(luò)的自適應(yīng)。研究異構(gòu)計(jì)算范式，將類腦計(jì)算單元與傳統(tǒng)計(jì)算單元（如CPU、GPU）有效集成，構(gòu)建混合計(jì)算系統(tǒng)。

***研究假設(shè)：**采用基于事件驅(qū)動(dòng)的異步計(jì)算模式和優(yōu)化的互連結(jié)構(gòu)，可以顯著降低芯片功耗，提高計(jì)算密度。通過設(shè)計(jì)支持片上學(xué)習(xí)的架構(gòu)，可以使神經(jīng)網(wǎng)絡(luò)在部署后能夠持續(xù)適應(yīng)環(huán)境變化，提升系統(tǒng)智能化水平。異構(gòu)計(jì)算系統(tǒng)能夠有效結(jié)合類腦計(jì)算的低功耗優(yōu)勢(shì)和傳統(tǒng)計(jì)算的高通量計(jì)算能力，實(shí)現(xiàn)性能與能效的協(xié)同優(yōu)化。

3.**類腦計(jì)算算法與軟件研究：**

***研究問題：**如何開發(fā)適用于類腦計(jì)算架構(gòu)的高效訓(xùn)練算法、事件驅(qū)動(dòng)的推理算法以及相應(yīng)的編譯器和軟件工具？

***研究?jī)?nèi)容：**研究適用于脈沖神經(jīng)網(wǎng)絡(luò)（SNN）的高效訓(xùn)練算法，如動(dòng)態(tài)權(quán)重更新、混合精度訓(xùn)練、基于退火的方法等，解決SNN難以直接使用梯度下降訓(xùn)練的問題。研究事件驅(qū)動(dòng)的推理算法，優(yōu)化信息編碼和事件生成策略。開發(fā)面向類腦計(jì)算架構(gòu)的編譯器前端（將AI模型轉(zhuǎn)化為硬件指令）和后端（資源分配、事件調(diào)度等），實(shí)現(xiàn)算法到硬件的高效映射。設(shè)計(jì)用戶友好的軟件接口和開發(fā)環(huán)境，支持類腦計(jì)算應(yīng)用的開發(fā)與調(diào)試。

***研究假設(shè)：**通過引入生物啟發(fā)機(jī)制（如神經(jīng)可塑性、突觸競(jìng)爭(zhēng)等）到算法設(shè)計(jì)中，可以開發(fā)出高效且魯棒的類腦計(jì)算訓(xùn)練和推理算法。設(shè)計(jì)的編譯器能夠有效利用硬件資源，實(shí)現(xiàn)AI模型在類腦芯片上的高效運(yùn)行。用戶友好的軟件工具鏈能夠降低開發(fā)門檻，促進(jìn)類腦計(jì)算技術(shù)的應(yīng)用推廣。

4.**原型芯片研制與性能評(píng)估：**

***研究問題：**如何研制基于所提出的架構(gòu)和器件的原型芯片，并在典型應(yīng)用場(chǎng)景中進(jìn)行測(cè)試和評(píng)估，驗(yàn)證其性能優(yōu)勢(shì)？

***研究?jī)?nèi)容：**基于成熟的CMOS工藝流程，流片驗(yàn)證所設(shè)計(jì)的類腦計(jì)算核心單元和芯片架構(gòu)。開發(fā)測(cè)試平臺(tái)和評(píng)估方法，對(duì)原型芯片的關(guān)鍵性能指標(biāo)（如功耗、算力、延遲、事件率、面積等）進(jìn)行精確測(cè)量。選擇典型的AI應(yīng)用場(chǎng)景（如圖像邊緣檢測(cè)、簡(jiǎn)單語音識(shí)別、環(huán)境狀態(tài)分類等），在原型芯片上部署和運(yùn)行相關(guān)模型，與傳統(tǒng)AI芯片進(jìn)行性能對(duì)比分析。

***研究假設(shè)：**研制的原型芯片能夠在保持較高計(jì)算精度的同時(shí)，顯著降低功耗和延遲，尤其在處理稀疏、時(shí)序敏感的感知類任務(wù)時(shí)，展現(xiàn)出比傳統(tǒng)馮·諾依曼架構(gòu)更優(yōu)的性能和能效比。在選定的應(yīng)用場(chǎng)景中，原型芯片能夠?qū)崿F(xiàn)實(shí)時(shí)或近實(shí)時(shí)的智能處理，驗(yàn)證其潛在的實(shí)用價(jià)值。

六.研究方法與技術(shù)路線

為實(shí)現(xiàn)本項(xiàng)目設(shè)定的研究目標(biāo)，并完成詳細(xì)的研究?jī)?nèi)容，我們將采用一系列系統(tǒng)化、科學(xué)化的研究方法，并遵循清晰的技術(shù)路線進(jìn)行研究。具體方法與技術(shù)路線如下：

1.**研究方法**

1.1**理論分析與建模方法：**

***內(nèi)容：**針對(duì)神經(jīng)形態(tài)器件物理機(jī)制、類腦計(jì)算架構(gòu)信息流、學(xué)習(xí)算法動(dòng)態(tài)過程等，開展深入的理論分析。建立器件物理模型，模擬其電學(xué)特性、可塑性演變和老化行為。構(gòu)建計(jì)算模型，分析不同架構(gòu)設(shè)計(jì)、互連方式、算法策略對(duì)計(jì)算性能、能效和魯棒性的影響。運(yùn)用數(shù)學(xué)工具（如微分方程、概率論、圖論）描述和分析復(fù)雜系統(tǒng)行為。

***應(yīng)用：**用于指導(dǎo)器件設(shè)計(jì)優(yōu)化、架構(gòu)方案選擇、算法理論驗(yàn)證和性能預(yù)測(cè)。

1.2**仿真與建模方法：**

***內(nèi)容：**利用專業(yè)的電路仿真工具（如SPICE、HSPICE）進(jìn)行器件級(jí)和電路級(jí)仿真，驗(yàn)證器件性能和電路功能。采用系統(tǒng)級(jí)仿真平臺(tái)（如NEURON、NEST、Brian2）或自行開發(fā)的仿真環(huán)境，對(duì)神經(jīng)網(wǎng)絡(luò)模型、類腦計(jì)算架構(gòu)和算法進(jìn)行行為級(jí)和系統(tǒng)級(jí)仿真。開發(fā)或利用現(xiàn)有的硬件描述語言（如Verilog）和綜合工具，進(jìn)行架構(gòu)的RTL級(jí)建模與仿真。

***應(yīng)用：**用于評(píng)估不同設(shè)計(jì)方案的性能、探索復(fù)雜算法行為、指導(dǎo)芯片架構(gòu)的詳細(xì)設(shè)計(jì)和驗(yàn)證。

1.3**實(shí)驗(yàn)設(shè)計(jì)與方法：**

***內(nèi)容：**設(shè)計(jì)并實(shí)施實(shí)驗(yàn)以驗(yàn)證理論分析和仿真結(jié)果。器件實(shí)驗(yàn)包括制備不同結(jié)構(gòu)的神經(jīng)形態(tài)器件樣品，通過微納加工技術(shù)（如光刻、刻蝕、沉積）實(shí)現(xiàn)，并利用半導(dǎo)體測(cè)試儀器（如源表、示波器、頻譜儀）測(cè)量其電學(xué)參數(shù)、存儲(chǔ)特性、讀寫速度和長(zhǎng)期穩(wěn)定性。架構(gòu)實(shí)驗(yàn)包括基于FPGA或ASIC流片驗(yàn)證核心計(jì)算單元或完整芯片原型，搭建測(cè)試平臺(tái)，進(jìn)行功能驗(yàn)證和性能測(cè)試。算法實(shí)驗(yàn)包括在軟件平臺(tái)或硬件平臺(tái)上實(shí)現(xiàn)和測(cè)試不同的訓(xùn)練與推理算法，收集運(yùn)行數(shù)據(jù)。

***應(yīng)用：**用于驗(yàn)證器件和芯片的實(shí)際性能、評(píng)估算法的有效性、發(fā)現(xiàn)理論和仿真模型中的不足。

1.4**數(shù)據(jù)收集與分析方法：**

***內(nèi)容：**系統(tǒng)收集實(shí)驗(yàn)和仿真過程中產(chǎn)生的各類數(shù)據(jù)，包括器件參數(shù)、電路性能指標(biāo)、仿真結(jié)果、芯片測(cè)試數(shù)據(jù)、算法運(yùn)行日志、應(yīng)用性能評(píng)估結(jié)果等。采用統(tǒng)計(jì)分析、機(jī)器學(xué)習(xí)等方法對(duì)數(shù)據(jù)進(jìn)行分析，提取關(guān)鍵特征，識(shí)別規(guī)律，驗(yàn)證研究假設(shè)。利用可視化工具展示數(shù)據(jù)分析結(jié)果。

***應(yīng)用：**用于評(píng)估研究進(jìn)展、驗(yàn)證研究結(jié)論、指導(dǎo)后續(xù)研究方向的調(diào)整和優(yōu)化。

1.5**跨學(xué)科合作方法：**

***內(nèi)容：**建立由神經(jīng)科學(xué)家、物理學(xué)家、材料科學(xué)家、電子工程師、計(jì)算機(jī)科學(xué)家、軟件工程師等組成的多學(xué)科研究團(tuán)隊(duì)，定期進(jìn)行交流研討，共享研究進(jìn)展和資源，共同解決研究中遇到的問題。

***應(yīng)用：**用于促進(jìn)知識(shí)交叉融合，激發(fā)創(chuàng)新思維，確保研究的科學(xué)性和前瞻性。

2.**技術(shù)路線**

本項(xiàng)目的技術(shù)路線遵循“理論分析-器件研發(fā)-架構(gòu)設(shè)計(jì)-算法開發(fā)-原型驗(yàn)證-應(yīng)用評(píng)估”的迭代優(yōu)化過程，具體關(guān)鍵步驟如下：

2.1**階段一：基礎(chǔ)理論與器件探索（第1-12個(gè)月）**

***關(guān)鍵步驟：**

*深入分析現(xiàn)有神經(jīng)形態(tài)器件（憶阻器、MOSFET等）的優(yōu)缺點(diǎn)及物理機(jī)制，結(jié)合生物突觸特性，提出新型器件結(jié)構(gòu)或改進(jìn)方案。

*建立所選器件的物理模型和電路模型，利用仿真工具進(jìn)行性能預(yù)測(cè)和參數(shù)優(yōu)化。

*設(shè)計(jì)實(shí)驗(yàn)方案，制備初步的器件樣品，進(jìn)行關(guān)鍵電學(xué)參數(shù)和存儲(chǔ)特性的測(cè)試。

*開展基礎(chǔ)理論分析，研究適用于類腦計(jì)算的互連拓?fù)洹⑹录?qū)動(dòng)機(jī)制和片上學(xué)習(xí)原理。

***預(yù)期成果：**形成新型器件設(shè)計(jì)概念，獲得初步的器件實(shí)驗(yàn)數(shù)據(jù)，建立關(guān)鍵器件模型，完成基礎(chǔ)理論分析報(bào)告。

2.2**階段二：器件優(yōu)化與電路設(shè)計(jì)（第13-24個(gè)月）**

***關(guān)鍵步驟：**

*基于實(shí)驗(yàn)結(jié)果和理論分析，進(jìn)一步優(yōu)化器件結(jié)構(gòu)、材料或工藝參數(shù)，提升器件精度、能效和可塑性。

*設(shè)計(jì)支持器件特性的神經(jīng)突觸和神經(jīng)元電路單元，實(shí)現(xiàn)可塑性機(jī)制和事件驅(qū)動(dòng)邏輯。

*開發(fā)器件測(cè)試的自動(dòng)化流程，擴(kuò)大樣品測(cè)試范圍，評(píng)估器件的長(zhǎng)期穩(wěn)定性和可靠性。

*初步設(shè)計(jì)片上神經(jīng)網(wǎng)絡(luò)互連方案。

***預(yù)期成果：**獲得性能更優(yōu)的神經(jīng)形態(tài)器件樣品和測(cè)試數(shù)據(jù)，完成關(guān)鍵電路單元的設(shè)計(jì)和仿真驗(yàn)證，形成初步的互連設(shè)計(jì)思路。

2.3**階段三：類腦計(jì)算架構(gòu)設(shè)計(jì)與算法研究（第25-36個(gè)月）**

***關(guān)鍵步驟：**

*綜合考慮器件能力、計(jì)算需求和應(yīng)用場(chǎng)景，完成類腦計(jì)算架構(gòu)的詳細(xì)設(shè)計(jì)，包括計(jì)算單元、互連網(wǎng)絡(luò)、存儲(chǔ)結(jié)構(gòu)、片上學(xué)習(xí)機(jī)制等。

*開發(fā)或選用合適的硬件描述語言，完成架構(gòu)的RTL級(jí)描述和功能仿真。

*研究并開發(fā)適用于所設(shè)計(jì)架構(gòu)的事件驅(qū)動(dòng)SNN訓(xùn)練算法和推理算法。

*開始設(shè)計(jì)編譯器的前端和后端，實(shí)現(xiàn)AI模型到硬件指令的映射。

***預(yù)期成果：**完成類腦計(jì)算架構(gòu)的詳細(xì)設(shè)計(jì)文檔和RTL代碼，初步開發(fā)SNN訓(xùn)練與推理算法，完成編譯器關(guān)鍵模塊的設(shè)計(jì)。

2.4**階段四：原型芯片研制與初步驗(yàn)證（第37-48個(gè)月）**

***關(guān)鍵步驟：**

*將設(shè)計(jì)的核心計(jì)算單元或芯片提交給半導(dǎo)體工藝線進(jìn)行流片。

*研制FPGA驗(yàn)證平臺(tái)或原型測(cè)試板，對(duì)芯片樣品進(jìn)行功能驗(yàn)證和關(guān)鍵性能指標(biāo)（功耗、時(shí)序、事件率等）的測(cè)試。

*在軟件平臺(tái)或早期原型上實(shí)現(xiàn)和測(cè)試核心算法。

*選擇1-2個(gè)典型AI應(yīng)用場(chǎng)景，在原型芯片上部署簡(jiǎn)單模型，進(jìn)行初步的性能評(píng)估。

***預(yù)期成果：**獲得類腦計(jì)算原型芯片樣品，完成初步的功能和性能測(cè)試，獲得初步的應(yīng)用驗(yàn)證數(shù)據(jù)。

2.5**階段五：系統(tǒng)優(yōu)化與應(yīng)用深化（第49-60個(gè)月）**

***關(guān)鍵步驟：**

*基于原型驗(yàn)證結(jié)果，分析性能瓶頸，對(duì)器件、電路、架構(gòu)或算法進(jìn)行優(yōu)化迭代。

*完善編譯器開發(fā)，提升代碼生成效率和系統(tǒng)性能。

*在選定的應(yīng)用場(chǎng)景中，嘗試部署更復(fù)雜的AI模型，進(jìn)行更深入的性能評(píng)估和對(duì)比分析。

*整理研究數(shù)據(jù)和成果，撰寫學(xué)術(shù)論文和專利。

***預(yù)期成果：**優(yōu)化后的原型芯片或系統(tǒng)，獲得更全面的應(yīng)用性能數(shù)據(jù)，形成系列研究成果（論文、專利等）。

2.6**階段六：總結(jié)與成果推廣（第61-72個(gè)月）**

***關(guān)鍵步驟：**

*全面總結(jié)項(xiàng)目研究成果，評(píng)估目標(biāo)達(dá)成情況。

*深入分析類腦計(jì)算技術(shù)的優(yōu)勢(shì)、局限性和未來發(fā)展方向。

*探索成果的轉(zhuǎn)化潛力，為后續(xù)研究和應(yīng)用推廣提供建議。

***預(yù)期成果：**項(xiàng)目總結(jié)報(bào)告，對(duì)未來研究方向的展望，潛在的成果轉(zhuǎn)化基礎(chǔ)。

七．創(chuàng)新點(diǎn)

本項(xiàng)目立足于當(dāng)前人工智能芯片的發(fā)展瓶頸和類腦計(jì)算的研究前沿，旨在通過系統(tǒng)性的研究和技術(shù)創(chuàng)新，推動(dòng)高性能、低功耗AI計(jì)算范式的變革。項(xiàng)目的創(chuàng)新點(diǎn)主要體現(xiàn)在以下幾個(gè)方面：

1.**新型神經(jīng)形態(tài)器件與電路的綜合創(chuàng)新：**項(xiàng)目在器件層面并非簡(jiǎn)單改良現(xiàn)有器件，而是著眼于構(gòu)建更接近生物神經(jīng)突觸和神經(jīng)元特性的高性能集成器件。創(chuàng)新點(diǎn)在于：一是探索新型材料（如二維材料、有機(jī)半導(dǎo)體、特定金屬氧化物）或異質(zhì)結(jié)構(gòu)，結(jié)合創(chuàng)新的微納加工工藝，設(shè)計(jì)具有更高精度（更寬的模擬動(dòng)態(tài)范圍）、更低功耗、更大帶寬、更長(zhǎng)壽命和更好生物可塑性的神經(jīng)突觸與神經(jīng)元器件；二是提出新穎的電路設(shè)計(jì)方法，例如，設(shè)計(jì)能夠精確模擬生物離子通道動(dòng)態(tài)特性的跨阻放大器、開發(fā)高效的事件驅(qū)動(dòng)脈沖發(fā)生與閾值檢測(cè)電路、研究基于憶阻器等非易失性存儲(chǔ)器的可塑性突觸電路，以提升器件的功能性和集成度。這種器件與電路的協(xié)同設(shè)計(jì)與優(yōu)化，旨在從根本上解決現(xiàn)有神經(jīng)形態(tài)器件在精度、功耗和可塑性方面的瓶頸，為實(shí)現(xiàn)高性能類腦計(jì)算奠定堅(jiān)實(shí)的物理基礎(chǔ)。

2.**面向大規(guī)模應(yīng)用的高效類腦計(jì)算架構(gòu)創(chuàng)新：**項(xiàng)目在架構(gòu)層面提出的創(chuàng)新在于：一是設(shè)計(jì)一種融合了深度、稀疏、異步特性，并支持片上自適應(yīng)學(xué)習(xí)與多尺度信息融合的新型類腦計(jì)算架構(gòu)。這種架構(gòu)旨在通過優(yōu)化神經(jīng)元與突觸的密度和連接方式，結(jié)合高效的事件驅(qū)動(dòng)信息處理機(jī)制，顯著提升芯片的并行計(jì)算能力和內(nèi)存帶寬利用率，同時(shí)大幅降低功耗和延遲；二是探索異構(gòu)計(jì)算范式，將新型類腦計(jì)算核心與傳統(tǒng)的馮·諾依曼架構(gòu)（如CPU、GPU）進(jìn)行有機(jī)集成，構(gòu)建混合計(jì)算系統(tǒng)。該系統(tǒng)可以利用類腦單元處理低功耗、時(shí)序敏感的感知任務(wù)，而將復(fù)雜的數(shù)據(jù)預(yù)處理、模型訓(xùn)練或推理任務(wù)交給傳統(tǒng)計(jì)算單元，實(shí)現(xiàn)計(jì)算任務(wù)在兩種架構(gòu)間的智能卸載與協(xié)同工作，從而在保持高性能的同時(shí)，進(jìn)一步優(yōu)化能效和系統(tǒng)靈活性。這種架構(gòu)設(shè)計(jì)理念旨在克服純類腦架構(gòu)在算力和復(fù)雜任務(wù)處理能力上的不足，以及純馮·諾依曼架構(gòu)在能效上的短板。

3.**適用于類腦計(jì)算的高效編譯與自適應(yīng)算法創(chuàng)新：**項(xiàng)目在算法與軟件層面提出的創(chuàng)新包括：一是研究并開發(fā)面向所設(shè)計(jì)類腦計(jì)算架構(gòu)的高效編譯器技術(shù)。這包括設(shè)計(jì)能夠?qū)⑸疃葘W(xué)習(xí)模型（如CNN、RNN）或脈沖神經(jīng)網(wǎng)絡(luò)模型自動(dòng)映射到硬件架構(gòu)上的前端轉(zhuǎn)換器，以及實(shí)現(xiàn)資源分配、事件調(diào)度、權(quán)重更新等硬件相關(guān)優(yōu)化的后端綜合器。目標(biāo)是最大限度地提高模型在硬件上的運(yùn)行效率，降低開發(fā)復(fù)雜度；二是探索適用于大規(guī)模稀疏異步脈沖神經(jīng)網(wǎng)絡(luò)（SNN）的高效訓(xùn)練算法。鑒于SNN難以直接應(yīng)用反向傳播等傳統(tǒng)方法，項(xiàng)目將研究基于動(dòng)態(tài)權(quán)重更新、混合精度訓(xùn)練、在線學(xué)習(xí)、遷移學(xué)習(xí)或強(qiáng)化學(xué)習(xí)等新思路的訓(xùn)練策略，以提高SNN的學(xué)習(xí)效率和泛化能力；三是研究事件驅(qū)動(dòng)的推理算法優(yōu)化，例如，開發(fā)更有效的脈沖編碼方案、改進(jìn)事件生成邏輯以減少不必要的計(jì)算和通信開銷，并設(shè)計(jì)能夠適應(yīng)環(huán)境變化的在線自適應(yīng)推理機(jī)制。這些算法與軟件的創(chuàng)新旨在彌合算法與硬件之間的鴻溝，降低類腦計(jì)算系統(tǒng)的開發(fā)門檻，提升其實(shí)際應(yīng)用性能和智能化水平。

4.**系統(tǒng)級(jí)優(yōu)化與深度應(yīng)用驗(yàn)證創(chuàng)新：**項(xiàng)目的創(chuàng)新點(diǎn)還體現(xiàn)在對(duì)整個(gè)類腦計(jì)算系統(tǒng)的綜合優(yōu)化和深度應(yīng)用驗(yàn)證上。這包括：一是在芯片設(shè)計(jì)、算法開發(fā)和應(yīng)用部署之間建立緊密的反饋循環(huán)。通過在早期階段就考慮應(yīng)用需求，指導(dǎo)架構(gòu)和算法的設(shè)計(jì)；通過在原型芯片上進(jìn)行應(yīng)用驗(yàn)證，及時(shí)發(fā)現(xiàn)并解決系統(tǒng)在性能、功耗、易用性等方面的問題，實(shí)現(xiàn)軟硬件協(xié)同優(yōu)化；二是選擇具有代表性且對(duì)功耗敏感的AI應(yīng)用場(chǎng)景（如智能視覺感知、邊緣決策、環(huán)境交互等），對(duì)原型芯片進(jìn)行深入的性能評(píng)估和與傳統(tǒng)AI芯片的對(duì)比分析。這不僅是驗(yàn)證技術(shù)本身性能的機(jī)會(huì)，更是探索類腦計(jì)算在實(shí)際場(chǎng)景中獨(dú)特優(yōu)勢(shì)（如極低功耗下的實(shí)時(shí)處理能力）的關(guān)鍵環(huán)節(jié)，能夠?yàn)榧夹g(shù)的后續(xù)發(fā)展和應(yīng)用推廣提供有力的實(shí)證支持。

綜上所述，本項(xiàng)目通過在器件、架構(gòu)、算法、軟件和系統(tǒng)驗(yàn)證等多個(gè)層面的協(xié)同創(chuàng)新，力求突破當(dāng)前類腦計(jì)算研究中的關(guān)鍵瓶頸，為發(fā)展新一代高性能、低功耗的人工智能芯片提供具有自主知識(shí)產(chǎn)權(quán)的核心技術(shù)解決方案，具有重要的理論意義和廣闊的應(yīng)用前景。

八．預(yù)期成果

本項(xiàng)目旨在通過系統(tǒng)深入的研究，在類腦計(jì)算領(lǐng)域取得一系列具有理論創(chuàng)新性和實(shí)踐應(yīng)用價(jià)值的成果，為我國人工智能芯片技術(shù)的發(fā)展提供核心支撐。預(yù)期成果主要包括以下幾個(gè)方面：

1.**理論成果：**

***新型神經(jīng)形態(tài)器件理論與模型：**預(yù)期提出并驗(yàn)證一種或多種基于新型材料或結(jié)構(gòu)的高性能神經(jīng)形態(tài)器件設(shè)計(jì)理論。形成一套更精確模擬生物突觸電學(xué)特性、可塑性機(jī)制和老化行為的物理模型和電路模型。發(fā)表高水平學(xué)術(shù)論文，揭示器件物理機(jī)制與計(jì)算性能之間的內(nèi)在聯(lián)系，為后續(xù)器件研發(fā)提供理論指導(dǎo)?？赡艿睦碚撠暙I(xiàn)包括對(duì)新型材料信息存儲(chǔ)機(jī)制的新認(rèn)識(shí)、對(duì)器件非線性動(dòng)力學(xué)行為的深刻理解、以及對(duì)可塑性算法硬件實(shí)現(xiàn)機(jī)理的闡明。

***類腦計(jì)算架構(gòu)理論與方法：**預(yù)期建立一套適用于大規(guī)模應(yīng)用的類腦計(jì)算架構(gòu)設(shè)計(jì)理論框架，涵蓋優(yōu)化的互連拓?fù)?、高效的事件?qū)動(dòng)計(jì)算模式、片上學(xué)習(xí)機(jī)制設(shè)計(jì)原則以及異構(gòu)計(jì)算系統(tǒng)的協(xié)同工作模式。形成一套系統(tǒng)性的架構(gòu)評(píng)估方法，能夠量化分析不同架構(gòu)設(shè)計(jì)在性能、能效、可擴(kuò)展性等方面的優(yōu)劣。發(fā)表系列研究論文，提出具有自主知識(shí)產(chǎn)權(quán)的類腦計(jì)算架構(gòu)設(shè)計(jì)理念和方法，推動(dòng)該領(lǐng)域理論體系的完善。

***類腦計(jì)算算法與理論：**預(yù)期開發(fā)并驗(yàn)證一套適用于所設(shè)計(jì)架構(gòu)的高效SNN訓(xùn)練與推理算法?？赡艿睦碚撠暙I(xiàn)包括提出新的訓(xùn)練范式（如改進(jìn)的動(dòng)態(tài)權(quán)重更新規(guī)則、結(jié)合生物啟發(fā)的優(yōu)化算法），理論分析其收斂性、泛化能力和計(jì)算復(fù)雜度；提出新的事件驅(qū)動(dòng)編碼策略和推理加速方法，理論評(píng)估其對(duì)計(jì)算效率和能效的提升效果；可能的話，為在線學(xué)習(xí)和自適應(yīng)算法建立理論分析框架。預(yù)期發(fā)表高水平論文，提升我國在類腦計(jì)算算法領(lǐng)域的理論影響力。

2.**實(shí)踐成果：**

***原型芯片與核心知識(shí)產(chǎn)權(quán)：**預(yù)期成功研制出基于所提出的架構(gòu)和器件的類腦計(jì)算原型芯片或核心功能模塊。原型芯片應(yīng)在功耗、事件率、計(jì)算密度、能效比等關(guān)鍵性能指標(biāo)上，相較于現(xiàn)有技術(shù)實(shí)現(xiàn)顯著提升。預(yù)期獲得1-2款具有創(chuàng)新性的類腦計(jì)算原型芯片樣品。圍繞器件設(shè)計(jì)、電路設(shè)計(jì)、架構(gòu)設(shè)計(jì)、編譯器開發(fā)、算法實(shí)現(xiàn)等方面，申請(qǐng)國內(nèi)外發(fā)明專利多項(xiàng)，形成一批具有自主知識(shí)產(chǎn)權(quán)的核心技術(shù)。

***軟件工具與開發(fā)平臺(tái)：**預(yù)期開發(fā)出面向所設(shè)計(jì)類腦計(jì)算架構(gòu)的編譯器原型系統(tǒng)，具備一定的模型轉(zhuǎn)換和硬件映射能力。預(yù)期開發(fā)或集成一套類腦計(jì)算算法開發(fā)與仿真平臺(tái)，支持SNN模型構(gòu)建、訓(xùn)練、仿真和評(píng)估。這些軟件工具將降低類腦計(jì)算系統(tǒng)的研發(fā)門檻，為后續(xù)應(yīng)用推廣和生態(tài)建設(shè)提供基礎(chǔ)支撐。

***應(yīng)用驗(yàn)證與性能評(píng)估：**預(yù)期在典型的AI應(yīng)用場(chǎng)景（如移動(dòng)端的圖像識(shí)別、邊緣設(shè)備的語音喚醒、工業(yè)現(xiàn)場(chǎng)的異常檢測(cè)等）中，對(duì)原型芯片進(jìn)行部署和測(cè)試，驗(yàn)證其性能優(yōu)勢(shì)。預(yù)期獲得原型芯片與傳統(tǒng)AI芯片（如基于CPU/GPU/FPGA的方案）在相同任務(wù)下的性能（準(zhǔn)確率、延遲、功耗、面積）對(duì)比數(shù)據(jù)，量化展示類腦計(jì)算在特定場(chǎng)景下的能效優(yōu)勢(shì)或計(jì)算能力提升。形成應(yīng)用驗(yàn)證報(bào)告，為技術(shù)的實(shí)際應(yīng)用提供數(shù)據(jù)支持。

3.**人才培養(yǎng)與社會(huì)效益：**

***高層次人才隊(duì)伍：**預(yù)期培養(yǎng)一批掌握類腦計(jì)算前沿理論、器件研發(fā)、架構(gòu)設(shè)計(jì)、算法開發(fā)、系統(tǒng)驗(yàn)證等核心技能的高層次研究人才，包括博士后、博士和碩士研究生。他們將成為我國AI芯片領(lǐng)域?qū)氋F的技術(shù)力量。

***學(xué)術(shù)影響力與行業(yè)貢獻(xiàn)：**通過發(fā)表高水平論文、申請(qǐng)專利、參加國內(nèi)外學(xué)術(shù)會(huì)議等方式，提升項(xiàng)目團(tuán)隊(duì)在類腦計(jì)算領(lǐng)域的學(xué)術(shù)聲譽(yù)和國際影響力。研究成果有望推動(dòng)國內(nèi)相關(guān)產(chǎn)業(yè)鏈的發(fā)展，為我國在下一代人工智能計(jì)算領(lǐng)域搶占先機(jī)、實(shí)現(xiàn)技術(shù)自立自強(qiáng)提供關(guān)鍵支撐，產(chǎn)生顯著的社會(huì)和經(jīng)濟(jì)效益。

總而言之，本項(xiàng)目預(yù)期在類腦計(jì)算的理論研究、技術(shù)創(chuàng)新、原型研制和應(yīng)用驗(yàn)證等方面取得一系列重要成果，為構(gòu)建我國自主可控的人工智能計(jì)算技術(shù)體系做出實(shí)質(zhì)性貢獻(xiàn)。

九.項(xiàng)目實(shí)施計(jì)劃

為確保項(xiàng)目研究目標(biāo)的順利實(shí)現(xiàn)，本項(xiàng)目將按照科學(xué)、系統(tǒng)、高效的原則，制定詳細(xì)的項(xiàng)目實(shí)施計(jì)劃。該計(jì)劃明確了各階段的研究任務(wù)、時(shí)間安排、人員分工和預(yù)期產(chǎn)出，并考慮了潛在的風(fēng)險(xiǎn)及應(yīng)對(duì)策略。

1.**項(xiàng)目時(shí)間規(guī)劃**

本項(xiàng)目總研究周期為72個(gè)月，劃分為六個(gè)主要階段，每個(gè)階段有其明確的任務(wù)目標(biāo)和時(shí)間節(jié)點(diǎn)。項(xiàng)目團(tuán)隊(duì)成員將根據(jù)各階段任務(wù)需求，進(jìn)行合理的分工與合作。

***第一階段：基礎(chǔ)理論與器件探索（第1-12個(gè)月）**

***任務(wù)分配：**由理論組負(fù)責(zé)深入分析現(xiàn)有器件和生物模型，提出新型器件結(jié)構(gòu)概念；器件組負(fù)責(zé)建立器件物理和電路模型，進(jìn)行仿真優(yōu)化；材料組（如有）負(fù)責(zé)探索新型材料特性。實(shí)驗(yàn)組開始設(shè)計(jì)初步樣品制備方案。

***進(jìn)度安排：**第1-3個(gè)月，完成文獻(xiàn)調(diào)研，確定器件研究方向和初步結(jié)構(gòu)方案；第4-6個(gè)月，完成器件模型建立與初步仿真驗(yàn)證；第7-9個(gè)月，完成實(shí)驗(yàn)方案設(shè)計(jì)與樣品制備流程規(guī)劃；第10-12個(gè)月，開始制備初步器件樣品，并進(jìn)行基礎(chǔ)電學(xué)參數(shù)測(cè)試。

***預(yù)期成果：**形成新型器件設(shè)計(jì)概念報(bào)告，完成器件模型與仿真結(jié)果，獲得首批器件樣品及初步測(cè)試數(shù)據(jù)，完成基礎(chǔ)理論分析報(bào)告。

***第二階段：器件優(yōu)化與電路設(shè)計(jì)（第13-24個(gè)月）**

***任務(wù)分配：**器件組根據(jù)實(shí)驗(yàn)結(jié)果繼續(xù)優(yōu)化器件結(jié)構(gòu)工藝；電路組負(fù)責(zé)設(shè)計(jì)神經(jīng)突觸、神經(jīng)元電路單元及事件驅(qū)動(dòng)邏輯；仿真組負(fù)責(zé)擴(kuò)展電路級(jí)仿真，驗(yàn)證電路功能與性能；實(shí)驗(yàn)組繼續(xù)進(jìn)行器件測(cè)試，并開始電路樣品制備。

***進(jìn)度安排：**第13-15個(gè)月，根據(jù)實(shí)驗(yàn)數(shù)據(jù)優(yōu)化器件設(shè)計(jì)，完成器件模型更新；第16-18個(gè)月，完成神經(jīng)突觸與神經(jīng)元電路單元設(shè)計(jì)，并進(jìn)行仿真驗(yàn)證；第19-21個(gè)月，開始電路樣品制備，并進(jìn)行流片準(zhǔn)備；第22-24個(gè)月，完成首批電路樣品測(cè)試，初步設(shè)計(jì)片上互連方案。

***預(yù)期成果：**獲得性能優(yōu)化的器件樣品及詳細(xì)測(cè)試數(shù)據(jù)，完成關(guān)鍵電路單元設(shè)計(jì)、仿真驗(yàn)證和樣品制備，形成初步的互連設(shè)計(jì)方案。

***第三階段：類腦計(jì)算架構(gòu)設(shè)計(jì)與算法研究（第25-36個(gè)月）**

***任務(wù)分配：**架構(gòu)組負(fù)責(zé)完成類腦計(jì)算架構(gòu)的詳細(xì)設(shè)計(jì)，包括計(jì)算單元、互連網(wǎng)絡(luò)、存儲(chǔ)等；軟件組（算法與編譯器）負(fù)責(zé)SNN訓(xùn)練與推理算法研究，以及編譯器前端和后端開發(fā)；理論組繼續(xù)進(jìn)行架構(gòu)層面的理論分析。

***進(jìn)度安排：**第25-27個(gè)月，完成架構(gòu)詳細(xì)設(shè)計(jì)文檔，開始RTL級(jí)代碼編寫；第28-30個(gè)月，完成架構(gòu)功能仿真，開始SNN算法研究；第31-33個(gè)月，完成編譯器前端開發(fā)，開始后端設(shè)計(jì)；第34-36個(gè)月，初步實(shí)現(xiàn)SNN算法原型，完成架構(gòu)與算法的初步集成驗(yàn)證。

***預(yù)期成果：**完成類腦計(jì)算架構(gòu)詳細(xì)設(shè)計(jì)文檔和RTL代碼，初步開發(fā)SNN核心算法，完成編譯器關(guān)鍵模塊的設(shè)計(jì)與初步實(shí)現(xiàn)。

***第四階段：原型芯片研制與初步驗(yàn)證（第37-48個(gè)月）**

***任務(wù)分配：**架構(gòu)組與電路組負(fù)責(zé)將設(shè)計(jì)提交流片；硬件組負(fù)責(zé)流片后芯片樣品的接收、封裝和測(cè)試平臺(tái)搭建；軟件組負(fù)責(zé)算法在仿真器或早期原型上的實(shí)現(xiàn)與測(cè)試；應(yīng)用組負(fù)責(zé)選擇應(yīng)用場(chǎng)景，準(zhǔn)備測(cè)試模型。

***進(jìn)度安排：**第37-39個(gè)月，完成芯片流片申請(qǐng)與樣品接收；第40-42個(gè)月，搭建FPGA驗(yàn)證平臺(tái)或原型測(cè)試板，進(jìn)行功能驗(yàn)證；第43-45個(gè)月，進(jìn)行關(guān)鍵性能指標(biāo)（功耗、時(shí)序、事件率等）測(cè)試；第46-48個(gè)月，在軟件或早期原型上實(shí)現(xiàn)核心SNN算法，并在選定的應(yīng)用場(chǎng)景進(jìn)行初步部署測(cè)試。

***預(yù)期成果：**獲得類腦計(jì)算原型芯片樣品，完成初步功能驗(yàn)證和關(guān)鍵性能測(cè)試，獲得初步的應(yīng)用驗(yàn)證數(shù)據(jù)。

***第五階段：系統(tǒng)優(yōu)化與應(yīng)用深化（第49-60個(gè)月）**

***任務(wù)分配：**根據(jù)初步驗(yàn)證結(jié)果，各小組分工進(jìn)行系統(tǒng)級(jí)優(yōu)化。架構(gòu)組優(yōu)化架構(gòu)設(shè)計(jì)，電路組優(yōu)化單元電路，算法組優(yōu)化算法，軟件組完善編譯器，應(yīng)用組深化應(yīng)用場(chǎng)景測(cè)試。

***進(jìn)度安排：**第49-51個(gè)月，分析驗(yàn)證結(jié)果，確定優(yōu)化方向；第52-54個(gè)月，實(shí)施器件、電路、架構(gòu)或算法的優(yōu)化；第55-57個(gè)月，完善編譯器開發(fā)，提升系統(tǒng)性能；第58-60個(gè)月，在選定的應(yīng)用場(chǎng)景部署更復(fù)雜模型，進(jìn)行深入性能評(píng)估。

***預(yù)期成果：**優(yōu)化后的原型芯片或系統(tǒng)，獲得更全面的應(yīng)用性能數(shù)據(jù)，形成系列研究成果（論文、專利等）。

***第六階段：總結(jié)與成果推廣（第61-72個(gè)月）**

***任務(wù)分配：**負(fù)責(zé)人組織編寫項(xiàng)目總結(jié)報(bào)告，全面梳理研究成果；各小組完成未發(fā)表論文的撰寫與投稿；負(fù)責(zé)人與合作單位探討成果轉(zhuǎn)化可能性。

***進(jìn)度安排：**第61-63個(gè)月，整理項(xiàng)目數(shù)據(jù)與文檔，開始撰寫總結(jié)報(bào)告；第64-66個(gè)月，完成大部分研究論文的撰寫與投稿；第67-69個(gè)月，參加相關(guān)學(xué)術(shù)會(huì)議，展示研究成果；第70-72個(gè)月，完成項(xiàng)目總結(jié)報(bào)告，形成成果轉(zhuǎn)化建議，項(xiàng)目正式結(jié)題。

***預(yù)期成果：**項(xiàng)目總結(jié)報(bào)告，系列高水平學(xué)術(shù)論文，潛在的成果轉(zhuǎn)化基礎(chǔ)，為后續(xù)研究奠定基礎(chǔ)。

2.**風(fēng)險(xiǎn)管理策略**

項(xiàng)目實(shí)施過程中可能面臨各種風(fēng)險(xiǎn)，包括技術(shù)風(fēng)險(xiǎn)、管理風(fēng)險(xiǎn)和外部風(fēng)險(xiǎn)。我們將制定相應(yīng)的應(yīng)對(duì)策略，以減少風(fēng)險(xiǎn)對(duì)項(xiàng)目進(jìn)度和成果的影響。

***技術(shù)風(fēng)險(xiǎn)及應(yīng)對(duì)策略：**

***風(fēng)險(xiǎn)1：新型器件研發(fā)失敗或性能未達(dá)預(yù)期。**

**應(yīng)對(duì)策略：**加強(qiáng)前期理論分析和仿真預(yù)研，選擇成熟度較高的材料與工藝進(jìn)行探索；建立完善的器件測(cè)試和失效分析流程；設(shè)置備選器件方案，如采用成熟的憶阻器等器件進(jìn)行初步架構(gòu)驗(yàn)證，再逐步轉(zhuǎn)向新型器件。加強(qiáng)與國際領(lǐng)先研究組的交流合作，借鑒成功經(jīng)驗(yàn)。

***風(fēng)險(xiǎn)2：類腦計(jì)算架構(gòu)設(shè)計(jì)復(fù)雜度高，難以實(shí)現(xiàn)或性能不達(dá)標(biāo)。**

**應(yīng)對(duì)策略：**采用模塊化設(shè)計(jì)方法，分階段實(shí)現(xiàn)架構(gòu)核心功能；加強(qiáng)架構(gòu)的理論建模與分析，指導(dǎo)設(shè)計(jì)方向；利用高級(jí)EDA工具進(jìn)行輔助設(shè)計(jì)；在早期階段通過原型驗(yàn)證關(guān)鍵模塊，及時(shí)發(fā)現(xiàn)并修正設(shè)計(jì)缺陷；考慮采用混合計(jì)算架構(gòu)作為過渡方案。

***風(fēng)險(xiǎn)3：SNN訓(xùn)練算法收斂性差或泛化能力不足。**

**應(yīng)對(duì)策略：**深入研究生物學(xué)習(xí)機(jī)制，借鑒其啟發(fā)式算法思想；探索混合精度訓(xùn)練、在線學(xué)習(xí)等新方法；構(gòu)建多樣化的訓(xùn)練數(shù)據(jù)集，提升算法魯棒性；開發(fā)高效的算法驗(yàn)證平臺(tái)，快速評(píng)估不同算法的性能。

***風(fēng)險(xiǎn)4：編譯器開發(fā)進(jìn)度滯后，影響算法到硬件的映射效率。**

**應(yīng)對(duì)策略：**提前規(guī)劃編譯器開發(fā)路線圖，明確各模塊開發(fā)任務(wù)與依賴關(guān)系；采用迭代式開發(fā)方法，先實(shí)現(xiàn)核心功能，再逐步擴(kuò)展；組建經(jīng)驗(yàn)豐富的軟件團(tuán)隊(duì)，加強(qiáng)與硬件團(tuán)隊(duì)的緊密溝通；引入現(xiàn)有開源編譯器框架作為基礎(chǔ)，加速開發(fā)進(jìn)程。

***管理風(fēng)險(xiǎn)及應(yīng)對(duì)策略：**

***風(fēng)險(xiǎn)1：項(xiàng)目團(tuán)隊(duì)協(xié)作不暢，溝通效率低下。**

**應(yīng)對(duì)策略：**建立定期（如每周/雙周）的團(tuán)隊(duì)例會(huì)制度，確保信息暢通；使用項(xiàng)目管理工具（如JIRA、Confluence）進(jìn)行任務(wù)分配、進(jìn)度跟蹤和文檔共享；明確各成員的角色與職責(zé)，建立有效的溝通機(jī)制和沖突解決流程。

***風(fēng)險(xiǎn)2：研究進(jìn)度無法按計(jì)劃推進(jìn)。**

**應(yīng)對(duì)策略：**制定詳細(xì)的項(xiàng)目執(zhí)行計(jì)劃，并進(jìn)行動(dòng)態(tài)調(diào)整；建立關(guān)鍵里程碑制度，定期評(píng)估進(jìn)度偏差，及時(shí)采取糾正措施；加強(qiáng)人員管理，激發(fā)團(tuán)隊(duì)積極性；預(yù)留一定的緩沖時(shí)間應(yīng)對(duì)突發(fā)狀況。

***風(fēng)險(xiǎn)3：經(jīng)費(fèi)使用不當(dāng)或預(yù)算超支。**

**應(yīng)對(duì)策略：**制定詳細(xì)預(yù)算計(jì)劃，明確各項(xiàng)經(jīng)費(fèi)的用途與額度；加強(qiáng)經(jīng)費(fèi)使用的監(jiān)督與管理，確保?？顚Ｓ茫欢ㄆ谶M(jìn)行經(jīng)費(fèi)使用情況核算，及時(shí)調(diào)整支出結(jié)構(gòu)；積極尋求外部合作與支持，拓寬經(jīng)費(fèi)來源。

***外部風(fēng)險(xiǎn)及應(yīng)對(duì)策略：**

***風(fēng)險(xiǎn)1：技術(shù)發(fā)展方向快速變化，導(dǎo)致研究成果落后。**

**應(yīng)對(duì)策略：**保持對(duì)領(lǐng)域前沿動(dòng)態(tài)的密切跟蹤，及時(shí)調(diào)整研究方向與技術(shù)路線；加強(qiáng)學(xué)術(shù)交流，積極參與國際頂級(jí)會(huì)議，吸收最新研究成果；建立靈活的研究機(jī)制，鼓勵(lì)探索性研究，容忍試錯(cuò)；注重基礎(chǔ)理論研究，構(gòu)建具有前瞻性的技術(shù)體系。

***風(fēng)險(xiǎn)2：相關(guān)技術(shù)標(biāo)準(zhǔn)尚未成熟，影響成果轉(zhuǎn)化與應(yīng)用推廣。**

**應(yīng)對(duì)策略：**積極參與國內(nèi)外相關(guān)技術(shù)標(biāo)準(zhǔn)的制定工作，推動(dòng)標(biāo)準(zhǔn)化進(jìn)程；加強(qiáng)與產(chǎn)業(yè)界合作，了解市場(chǎng)需求，確保研究成果的實(shí)用性和兼容性；探索多種成果轉(zhuǎn)化模式，如聯(lián)合研發(fā)、技術(shù)許可、孵化創(chuàng)業(yè)等；構(gòu)建完善的知識(shí)產(chǎn)權(quán)保護(hù)體系，為成果轉(zhuǎn)化提供法律保障。

***風(fēng)險(xiǎn)3：政策環(huán)境變化或funding撥款調(diào)整。

**應(yīng)對(duì)策略：**密切關(guān)注國家及地方相關(guān)政策導(dǎo)向，及時(shí)調(diào)整研究計(jì)劃以適應(yīng)政策變化；拓展多元化funding渠道，降低對(duì)單一資金來源的依賴；加強(qiáng)成果的科普宣傳，爭(zhēng)取社會(huì)各界對(duì)項(xiàng)目?jī)r(jià)值的認(rèn)可與支持。

十.項(xiàng)目團(tuán)隊(duì)

本項(xiàng)目團(tuán)隊(duì)由來自國內(nèi)頂尖高校和科研機(jī)構(gòu)的人工智能、微電子、神經(jīng)科學(xué)和軟件工程領(lǐng)域的資深專家和青年骨干組成，團(tuán)隊(duì)成員均具有豐富的科研經(jīng)驗(yàn)和扎實(shí)的專業(yè)基礎(chǔ)，覆蓋了項(xiàng)目研究所需的跨學(xué)科知識(shí)體系，能夠有效支撐項(xiàng)目的順利實(shí)施和預(yù)期目標(biāo)的達(dá)成。

1.**團(tuán)隊(duì)成員的專業(yè)背景與研究經(jīng)驗(yàn)**

***項(xiàng)目負(fù)責(zé)人（張明）：**人工智能領(lǐng)域資深研究員，博士學(xué)歷，研究方向?yàn)轭惸X計(jì)算與人工智能芯片設(shè)計(jì)。擁有15年AI算法與硬件架構(gòu)研究經(jīng)驗(yàn)，曾領(lǐng)導(dǎo)完成多項(xiàng)國家級(jí)AI芯片研發(fā)項(xiàng)目，發(fā)表頂級(jí)期刊論文30余篇，申請(qǐng)專利20余項(xiàng)，曾獲國家科技進(jìn)步二等獎(jiǎng)。在神經(jīng)形態(tài)計(jì)算領(lǐng)域具有深厚積累，尤其在神經(jīng)形態(tài)器件物理模型構(gòu)建、事件驅(qū)動(dòng)架構(gòu)設(shè)計(jì)及深度學(xué)習(xí)模型在類腦芯片上的映射方法方面成果卓著。

***器件與電路負(fù)責(zé)人（李強(qiáng)）：**微電子學(xué)與固體電子學(xué)專業(yè)教授，擁有12年半導(dǎo)體器件物理與電路設(shè)計(jì)研究經(jīng)驗(yàn)，博士學(xué)歷，研究方向?yàn)樾滦蜕窠?jīng)形態(tài)器件與電路。在憶阻器、跨阻晶體管等器件層面取得多項(xiàng)突破性進(jìn)展，相關(guān)成果發(fā)表于Nature、Science等國際頂級(jí)期刊。主持完成多項(xiàng)國家級(jí)科研項(xiàng)目，擅長(zhǎng)低功耗電路設(shè)計(jì)，對(duì)生物神經(jīng)信息處理機(jī)制有深入理解。

***架構(gòu)與算法負(fù)責(zé)人（王華）：**計(jì)算機(jī)科學(xué)與技術(shù)領(lǐng)域副教授，研究方向?yàn)樯窠?jīng)形態(tài)計(jì)算、脈沖神經(jīng)網(wǎng)絡(luò)算法及硬件加速。在SNN模型壓縮、事件驅(qū)動(dòng)算法優(yōu)化及神經(jīng)形態(tài)芯片架構(gòu)設(shè)計(jì)方面具有豐富經(jīng)驗(yàn)，開發(fā)的多款SNN模型在ImageNet競(jìng)賽中取得優(yōu)異成績(jī)。發(fā)表國際學(xué)術(shù)會(huì)議論文40余篇，擁有多項(xiàng)軟件著作權(quán)。

***軟件與編譯器負(fù)責(zé)人（趙偉）：**軟件工程與人工智能交叉學(xué)科背景，擁有10年嵌入式系統(tǒng)開發(fā)與編譯器技術(shù)研究經(jīng)驗(yàn)，博士學(xué)歷，研究方向?yàn)轭惸X計(jì)算軟件工具鏈開發(fā)。精通C/C++語言及硬件描述語言，在神經(jīng)形態(tài)計(jì)算編譯器前端、后端優(yōu)化及神經(jīng)形態(tài)芯片的軟件生態(tài)構(gòu)建方面積累了深厚的技術(shù)儲(chǔ)備，曾參與開發(fā)用于神經(jīng)形態(tài)芯片的專用編譯器，大幅提升了模型映射效率。

***應(yīng)用驗(yàn)證負(fù)責(zé)人（陳靜）：**人工智能應(yīng)用與系統(tǒng)架構(gòu)專業(yè)博士，研究方向?yàn)橹悄芨兄c邊緣計(jì)算。在計(jì)算機(jī)視覺、語音識(shí)別等領(lǐng)域具有豐富的項(xiàng)目經(jīng)驗(yàn)，擅長(zhǎng)將AI技術(shù)應(yīng)用于實(shí)際場(chǎng)景，曾主導(dǎo)開發(fā)多款商用AI產(chǎn)品。熟悉主流AI框架與芯片平臺(tái)，能夠精準(zhǔn)把握應(yīng)用需求，為類腦計(jì)算芯片提供針對(duì)性的應(yīng)用驗(yàn)證方案。

***理論分析與神經(jīng)科學(xué)顧問（劉洋）：**神經(jīng)科學(xué)與生物物理專業(yè)教授，擁有20年腦科學(xué)研究經(jīng)驗(yàn)，研究方向?yàn)橛?jì)算神經(jīng)科學(xué)與類腦計(jì)算模型。在模擬生物神經(jīng)元?jiǎng)恿W(xué)、突觸可塑性機(jī)制及信息處理模式方面取得系列創(chuàng)新成果，其研究成果為項(xiàng)目提供了重要的生