時序邏輯電路5.1概述5.2同步時序邏輯電路的分析5.3同步時序邏輯電路的設(shè)計5.4異步時序邏輯電路的分析5.5若干典型的時域邏輯電路時序邏輯電路教學(xué)基本要求2、熟練掌握時序邏輯電路的分析方法1、掌握時序邏輯電路的基本結(jié)構(gòu)及描述方法。3、熟練掌握時序邏輯電路的設(shè)計方法4、熟練掌握典型時序邏輯電路計數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用。5.1概述時序邏輯電路的基本結(jié)構(gòu)及特點基本結(jié)構(gòu)特點：電路由組合電路和存儲電路（觸發(fā)器）組成電路存在反饋5.1概述時序邏輯電路的基本結(jié)構(gòu)及特點輸出方程：O＝F1(I，S)激勵方程：E＝F2(I，S)狀態(tài)方程：Sn+1＝F3(E，Sn)表達(dá)輸出信號與輸入信號、狀態(tài)變量的關(guān)系式表達(dá)激勵信號與輸入信號、狀態(tài)變量的關(guān)系式表達(dá)存儲電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式輸入輸出狀態(tài)激勵描述方程5.1概述2.時序邏輯電路的分類（1）根據(jù)觸發(fā)器狀態(tài)變化特點分：同步時序電路與異步時序電路時序電路同步：存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源，它們的狀態(tài)在同一時刻更新。

異步：沒有統(tǒng)一的時鐘脈沖或沒有時鐘脈沖，電路的狀態(tài)更新不是同時發(fā)生的。

（2）根據(jù)輸出信號的特點分：米利（Mealy）型和穆爾（Moore）型2.時序邏輯電路的分類米利（Mealy）型電路電路的輸出是輸入變量及和電路狀態(tài)的函數(shù)輸出方程：Z＝F(X，Qn)2.時序邏輯電路的分類穆爾（Moore）型電路電路的輸出僅取決于電路的狀態(tài)，而與輸入信號無關(guān)輸出方程：Z＝F(Qn)（3）根據(jù)邏輯功能劃分：寄存器、移位寄存器、計數(shù)器、順序脈沖發(fā)生器等時序邏輯電路5.1概述5.2同步時序邏輯電路的分析5.3同步時序邏輯電路的設(shè)計5.4異步時序邏輯電路的分析5.5若干典型的時域邏輯電路5.2同步時序邏輯電路的分析1.時序電路分析的一般步驟一般步驟3.確定電路的邏輯功能.2.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和時序圖；1.根據(jù)給定的時序電路圖，寫出邏輯方程組：輸出方程；

時鐘方程；各觸發(fā)器的激勵方程;

狀態(tài)方程:將每個觸發(fā)器的激勵方程代入其特性方程得到狀態(tài)方程.5.2同步時序邏輯電路的分析時序邏輯電路功能的描述邏輯方程根據(jù)電路圖寫出的輸出方程、激勵方程和狀態(tài)方程的統(tǒng)稱狀態(tài)表反映時序邏輯電路的次態(tài)、輸出和電路的現(xiàn)態(tài)及輸入之間對應(yīng)關(guān)系的表格。狀態(tài)圖反映時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。時序圖在時鐘脈沖的作用下，電路的狀態(tài)和輸出隨時間變化的波形圖。2.時序邏輯電路的分析舉例例1試分析如圖所示時序電路的邏輯功能解：（1）寫方程組激勵方程組：T0=A，T1=AQ0n

輸出方程:Y=AQ1

Q02.同步時序邏輯電路的分析舉例解：（1）寫方程組激勵方程組：T0=A T1=AQ0n

輸出方程:Y=AQ1

Q0T觸發(fā)器特性方程：將激勵方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組：例1試分析如圖所示時序電路的邏輯功能2.同步時序邏輯電路的分析舉例（2）根據(jù)狀態(tài)方程組和輸出方程列出轉(zhuǎn)換表Q1nQ0nQ1n+1Q0n+1／YA=0A=10000

/001

/00101

/010

/01010

/011

/01111/000/12.同步時序邏輯電路的分析舉例（3）畫狀態(tài)圖Q1nQ0nQ1n+1Q0n+1／YA=0A=10000

/001

/00101

/010

/01010

/011

/01111/000/12.同步時序邏輯電路的分析舉例（4）時序圖（米利型）Q1nQ0nQ1n+1Q0n+1／YA=0A=10000

/001

/00101

/010

/01010

/011

/01111/000/12.同步時序邏輯電路的分析舉例（5）邏輯功能分析電路是一個由信號A控制的可控二進制計數(shù)器。當(dāng)A=0時停止計數(shù)，電路狀態(tài)保持不變;當(dāng)A=1時，在CP上升沿到來后電路狀態(tài)值加1，一旦計數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個CP上升沿回到00。輸出信號Y的下降沿可用于觸發(fā)進位操作。2.同步時序邏輯電路的分析舉例（5）邏輯功能分析電路是一個由信號A控制的可控二進制計數(shù)器。當(dāng)A=0時停止計數(shù)，電路狀態(tài)保持不變;當(dāng)A=1時，在CP上升沿到來后電路狀態(tài)值加1，一旦計數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個CP上升沿回到00。輸出信號Y的下降沿可用于觸發(fā)進位操作。Q1nQ0nQ1n+1Q0n+1／YA=0A=10000

/001

/00101

/010

/01010

/011

/01111/000/12.同步時序邏輯電路的分析舉例例2試分析如圖所示時序電路的邏輯功能解：（1）方程組輸出方程組：激勵方程組：2.同步時序邏輯電路的分析舉例例2試分析如圖所示時序電路的邏輯功能解：（1）方程組輸出方程組：激勵方程組：D觸發(fā)器的特性方程：將激勵方程代入D

觸發(fā)器的特性方程得狀態(tài)方程2.同步時序邏輯電路的分析舉例解：（2）根據(jù)狀態(tài)方程組和輸出方程列出轉(zhuǎn)換真值表電路無輸入信號，輸出只取決于狀態(tài)，是穆爾型的。所以可以只列狀態(tài)轉(zhuǎn)換真值表。2.同步時序邏輯電路的分析舉例解：（2）根據(jù)狀態(tài)方程組和輸出方程列出轉(zhuǎn)換真值表解：（3）畫狀態(tài)圖2.同步時序邏輯電路的分析舉例解：（4）時序圖2.同步時序邏輯電路的分析舉例解：2.同步時序邏輯電路的分析舉例（5）邏輯功能分析

例:分析右圖所示的異步電路解：3.異步時序邏輯電路的分析舉例1.寫出電路方程①時鐘方程②激勵方程③求電路狀態(tài)方程有時鐘作用的觸發(fā)器，其狀態(tài)依據(jù)激勵變化；無時鐘作用的觸發(fā)器，其狀態(tài)不變。

3.異步時序邏輯電路的分析舉例2.列出狀態(tài)轉(zhuǎn)換表3.異步時序邏輯電路的分析舉例2.畫狀態(tài)轉(zhuǎn)換圖1000100001001110000111111010110011011100010101103.異步時序邏輯電路的分析舉例3.畫時序圖4.確定邏輯功能

時序邏輯電路5.1概述5.2同步時序邏輯電路的分析5.3同步時序邏輯電路的設(shè)計5.4異步時序邏輯電路的分析5.5若干典型的時域邏輯電路5.3同步時序邏輯電路的設(shè)計設(shè)計：根據(jù)實際邏輯問題的要求設(shè)計邏輯電路邏輯要求邏輯電路一般步驟1.分析給定的設(shè)計要求，建立原始狀態(tài)圖和原始狀態(tài)表確定電路的輸入變量、輸出變量和電路應(yīng)有的狀態(tài)，并定義這些變量和狀態(tài)的含義；

5.3同步時序邏輯電路的設(shè)計一般步驟1.分析給定的設(shè)計要求，建立原始狀態(tài)圖和原始狀態(tài)表確定電路的輸入變量、輸出變量和電路應(yīng)有的狀態(tài)，并定義這些變量和狀態(tài)的含義；

找出不同輸入條件下，所有狀態(tài)轉(zhuǎn)換之間的關(guān)系，建立原始狀態(tài)圖;

根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。5.3同步時序邏輯電路的設(shè)計一般步驟2.狀態(tài)化簡-----求出最簡狀態(tài)圖合并等價狀態(tài)，消去多余狀態(tài)的過程稱為狀態(tài)化簡等價狀態(tài)：

在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)去的兩個狀態(tài)稱為等價狀態(tài)。5.3同步時序邏輯電路的設(shè)計一般步驟3.狀態(tài)編碼（狀態(tài)分配）給每個狀態(tài)賦以二進制代碼的過程根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)：（M：狀態(tài)數(shù)，n：觸發(fā)器的個數(shù)）2n-1<M≤2n

4.選擇觸發(fā)器類型，求電路的激勵方程和輸出方程5.畫出邏輯圖并檢查自啟動能力5.3同步時序邏輯電路的設(shè)計舉例例1試用JK觸發(fā)器設(shè)計一個同步時序電路，要求狀態(tài)圖如圖所示，并具有自啟動功能。狀態(tài)及其轉(zhuǎn)換關(guān)系都已明確，無需編碼和狀態(tài)化簡。步驟1~3都可省略依題意選擇上升沿觸發(fā)的JK觸發(fā)器。解：舉例確定激勵方程組求狀態(tài)方程：000001001011010×××011111100000101×××110100111110舉例確定激勵方程組將上述狀態(tài)方程變成JK觸發(fā)器標(biāo)準(zhǔn)式舉例檢查自啟動將無效狀態(tài)010、101代入狀態(tài)方程，可求出次態(tài)分別為101、010，電路不具有自啟動。修改方法：重畫Q2n+1的包圍圈，不包圍無效狀態(tài)。舉例檢查自啟動修改后的狀態(tài)圖如圖所示。畫電路圖舉例解：（1）建立原始狀態(tài)圖和原始狀態(tài)表例2用D觸發(fā)器設(shè)計一個串行數(shù)據(jù)檢測器。電路的輸入信號X是與時鐘脈沖同步的串行數(shù)據(jù)，輸出信號為Y；要求電路在X信號輸入出現(xiàn)101序列時，輸出信號Y為1，否則為0?？梢灾貜?fù)檢測。輸入變量：X，輸出變量：Y，狀態(tài)定義：S0——初始狀態(tài);S1——X輸入第一個1后;S2——X連續(xù)輸入10后;S3——X連續(xù)輸入101后。舉例解：（1）建立原始狀態(tài)圖和原始狀態(tài)表例2用D觸發(fā)器設(shè)計一個串行數(shù)據(jù)檢測器。電路的輸入信號X是與時鐘脈沖同步的串行數(shù)據(jù)，輸出信號為Y；要求電路在X信號輸入出現(xiàn)101序列時，輸出信號Y為1，否則為0?？梢灾貜?fù)檢測。原始狀態(tài)圖X/YSiS1S3S00/0S21/00/01/10/01/01/00/0舉例（1）建立原始狀態(tài)圖和原始狀態(tài)表原始狀態(tài)表解：S1S3S00/01/0S21/00/00/01/11/00/0現(xiàn)態(tài)次態(tài)/輸出X=0X=1S0S0

/0S1

/0S1S2

/0S1

/0S2S0/0S3/1S3S2/0S1/0（2）狀態(tài)化簡現(xiàn)態(tài)次態(tài)／輸出X=0X=1S0S0

/0S1

/0S1S2

/0S1

/0S2S0/0S1/1S1S0

0/01/0S21/01/10/00/0S1

=S3舉例（3）狀態(tài)分配（編碼）解：令S0

=00，S1

=01，S2

=10

能指定其他狀態(tài)嗎？S1S0

0/01/0S21/01/10/00/00100

0/01/0101/01/10/00/0舉例解：選用2個D觸發(fā)器（4）選擇觸發(fā)器類型，求激勵方程和輸出方程Q1nQ0nQ1n+1Q0n+1／YX=0X=10000

/001

/00110

/001

/01000

/101

/1轉(zhuǎn)換表0100

0/01/0101/01/10/00/0狀態(tài)轉(zhuǎn)換真值表及激勵信號D0D1激勵YX000000000110010100000110001001010101110011100次態(tài)現(xiàn)態(tài)入出000選用2個D觸發(fā)器（4）選擇觸發(fā)器類型，求激勵方程和輸出方程Q1nQ0nQ1n+1Q0n+1／ZX=0X=10000

/001

/00110

/001

/01000

/001

/1轉(zhuǎn)換表舉例解：Qn+1

=D（4）選擇觸發(fā)器類型，求激勵方程和輸出方程舉例解：狀態(tài)轉(zhuǎn)換真值表及激勵信號D0D1激勵YX000000000110010100000110001001010101110011100次態(tài)現(xiàn)態(tài)入出000選擇D觸發(fā)器（5）畫邏輯圖并檢查自啟動能力舉例解：（5）畫邏輯圖并檢查自啟動能力舉例解：當(dāng)Q1Q0=11Q1n+1Q0n+1=D1D0=01若X=0，Q1n+1Q0n+1=D1D0=10且X=1，則則能自啟動Y=1Y=0111/10/0不期望0100

0/01/0101/01/10/00/0（5）畫邏輯圖并檢查自啟動能力舉例解：修改時序邏輯電路5.1概述5.2同步時序邏輯電路的分析5.3同步時序邏輯電路的設(shè)計5.4異步時序邏輯電路的分析5.5若干典型的時域邏輯電路1.寄存器數(shù)字系統(tǒng)中用來存儲一組二值代碼的邏輯部件一個觸發(fā)器能存儲1位二值代碼，存儲n位二值代碼的寄存器需要n個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。1.寄存器8位寄存器74HC3748個上升沿敏感的D觸發(fā)器構(gòu)成所有觸發(fā)器的CP接在一起8個輸入端D7-D0

8個輸出端Q7-Q0可以同時存放8個數(shù)據(jù)觸發(fā)器的輸出通過三態(tài)門輸出所有三態(tài)門的控制端連在一起1.寄存器8位寄存器74HC374將8個數(shù)據(jù)11111110存放在寄存器中1101.寄存器8位寄存器74HC374將8個數(shù)據(jù)11111110存放在寄存器中，觸發(fā)器的輸出端得到相應(yīng)的輸出，1101.寄存器8位寄存器74HC374將8個數(shù)據(jù)11111110存放在寄存器中，觸發(fā)器的輸出端得到相應(yīng)的輸出，三態(tài)門的使能端，輸入有效電平，觸發(fā)器的輸出通過三態(tài)門輸出110

寄存器和移位寄存器2.移位寄存器按移動方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類右移位寄存器移位寄存器的邏輯功能既能寄存數(shù)碼，又能在時鐘脈沖的作用下，使數(shù)碼向高位或向低位移動。（1）4位單向右移移位寄存器寄存器和移位寄存器2.移位寄存器串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端（1）4位單向右移移位寄存器寄存器和移位寄存器2.移位寄存器D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn2激勵方程：狀態(tài)方程：工作原理D2=Qn1D0

D1

D2D3

寄存器和移位寄存器2.移位寄存器工作原理FF0FF1FF2FF3Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn200001011D0

D1

D2D3

寄存器和移位寄存器2.移位寄存器工作原理FF0FF1FF2FF31CP

后1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2000010001011D0

D1

D2

寄存器和移位寄存器2.移位寄存器工作原理FF0FF1FF2FF31CP

后1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn20000100010111002CP

后11D0

D1

寄存器和移位寄存器2.移位寄存器工作原理FF0FF1FF2FF31CP

后1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2000010001011002CP

后1101103CP

后01D0寄存器和移位寄存器2.移位寄存器工作原理FF0FF1FF2FF31CP

后1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn200001000111002CP

后1001103CP

后0111011寄存器和移位寄存器2.移位寄存器工作原理DSI=11010000，從高位開始輸入寄存器和移位寄存器2.移位寄存器工作原理1101110111011101

經(jīng)過8個CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DSO端串行輸出。2.移位寄存器（2）4位雙向移位寄存器左移右移（2）4位雙向移位寄存器左移右移寄存器和移位寄存器2.移位寄存器（1）雙向移位寄存器工作模式簡圖寄存器和移位寄存器2.移位寄存器（2）多功能移位寄存器工作模式簡圖寄存器和移位寄存器2.移位寄存器（2）多功能移位寄存器工作模式簡圖寄存器和移位寄存器2.移位寄存器（2）多功能移位寄存器工作模式簡圖寄存器和移位寄存器2.移位寄存器（2）多功能移位寄存器工作模式簡圖（3）多功能4位雙向移位寄存器工作原理并行輸出左移串行輸入右移串行輸入并行輸入左移串行輸出右移串行輸出（3）多功能4位雙向移位寄存器工作原理并行置數(shù)MUX選擇3端輸入當(dāng)

S1S0=11Clear=1這時觸發(fā)器的D連接到并行數(shù)據(jù)輸入端，在時鐘脈沖作用下，將數(shù)據(jù)并行置入寄存器。11并行輸出左移串行輸入右移串行輸入并行輸入（3）多功能4位雙向移位寄存器工作原理左移MUX選擇2端輸入當(dāng)

S1S0=10，Clear=1這時每個觸發(fā)器的D連接到右側(cè)相鄰觸發(fā)器的輸出，最右邊的D連接左移串行輸入端。01并行輸出左移串行輸入右移串行輸入并行輸入在時鐘脈沖作用下，完成數(shù)據(jù)左移。（3）多功能4位雙向移位寄存器工作原理右移MUX選擇1端輸入當(dāng)

S1S0=01，Clear=1這時每個觸發(fā)器的D連接到左側(cè)相鄰觸發(fā)器的輸出，最左邊的D連接右移串行輸入端。10在時鐘脈沖作用下，完成數(shù)據(jù)右移。并行輸出左移串行輸入右移串行輸入并行輸入（3）多功能4位雙向移位寄存器工作原理保持MUX選擇0端輸入當(dāng)

S1S0=00，Clear=1每個觸發(fā)器的D連接到其輸出。00并行輸出左移串行輸入右移串行輸入并行輸入（3）多功能4位雙向移位寄存器工作原理清零當(dāng)Clear=0所有觸發(fā)器都異步清零0并行輸出左移串行輸入右移串行輸入并行輸入集成移位寄存器74HC/HCT194的功能表

DI3DI2DI1DI0DI3*DI2*DI1*DI0*↑××HHHH××××↑H×LHHL××××↑L×LHHH××××↑×HHLHL××××↑×LHLH×××××××LLHLLLL×××××××××LD3D2D1D0左移DSL右移DSRS0S1并行輸入時鐘CP串行輸入控制信號清零輸出輸入功能清零保持右移右移左移左移置數(shù)（3）多功能4位雙向移位寄存器工作原理例:時序脈沖產(chǎn)生器如圖所示。畫出Q0～Q3波形，分析邏輯功能。解：啟動信號為0:S1=1，S0=1，同步置數(shù)Q0~Q3=0111啟動信號為1后:S1=0，S0=1，向右移位：DSR

Q0

Q1

Q2

Q3（DSR

）因為Q0~Q3總有一個為0，所以S1S0=01，使74HCT194始終工作在向右（低位向高位移動）循環(huán)移位的狀態(tài)。01111011110111100111例:時序脈沖產(chǎn)生器如圖所示。畫出Q0～Q3波形，分析邏輯功能。計數(shù)器概述計數(shù)器的邏輯功能計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。計數(shù)器的分類按時鐘脈沖輸入方式，分為同步和異步計數(shù)器按進位體制，分為二進制、十進制和任意進制計數(shù)器按計數(shù)方式，分為加計數(shù)、減計數(shù)和可逆計數(shù)器計數(shù)器概述計數(shù)器異步加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器

十進制計數(shù)器

任意進制計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器

十進制計數(shù)器

任意進制計數(shù)器…………同步計數(shù)器(1)4位異步二進制加法計數(shù)器工作原理

觸發(fā)器構(gòu)成翻轉(zhuǎn)型，

在每個時鐘下降沿，觸發(fā)器翻轉(zhuǎn)一次計數(shù)器(1)4位異步二進制加法計數(shù)器工作原理結(jié)論:

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。計數(shù)器(1)4位異步二進制加法計數(shù)器工作原理結(jié)論:

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。計數(shù)器(1)4位異步二進制加法計數(shù)器工作原理結(jié)論:

該計數(shù)器16個計數(shù)脈沖構(gòu)成一個計數(shù)周期，模16遞增計數(shù)器計數(shù)器(1)4位異步二進制加法計數(shù)器如考慮每個觸發(fā)器都有1tpd的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）

計數(shù)器(2)4位異步二進制減法計數(shù)器工作原理

觸發(fā)器構(gòu)成翻轉(zhuǎn)型，

在每個時鐘上升沿，觸發(fā)器翻轉(zhuǎn)一次計數(shù)器(2)4位異步二進制減法計數(shù)器計數(shù)器(2)4位異步二進制減法計數(shù)器計數(shù)器(2)4位異步二進制減法計數(shù)器計數(shù)器(2)4位異步二進制減法計數(shù)器計數(shù)器(2)4位異步二進制減法計數(shù)器4位二進制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序計數(shù)器二進制同步加計數(shù)器（4位）Q0在每個CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個CP到來時翻轉(zhuǎn)FF0的激勵方程：T0=1FF1的激勵方程：T1=Q0Q3僅在Q0=Q1=Q2=1后的下一個CP到來時翻轉(zhuǎn)FF2的激勵方程：T2=Q0Q1Q2僅在Q0=Q1=1后的下一個CP到來時翻轉(zhuǎn)FF3的激勵方程：T3=Q0Q1Q2用T觸發(fā)器實現(xiàn)（經(jīng)驗法）計數(shù)器二進制同步加計數(shù)器（4位）計數(shù)器二進制同步加計數(shù)器（4位）4位二進制同步加計數(shù)器時序圖計數(shù)器二進制同步加計數(shù)器（4位）由D觸發(fā)器構(gòu)成二進制同步加計數(shù)器（4位）(1)計數(shù)使能和并行進位CET、CEP為計數(shù)使能，TC=Q3Q2Q1Q0

CET為并行進位輸出二進制同步加計數(shù)器（4位）(2)異步清零和同步并行置數(shù)2選1數(shù)據(jù)選擇器0集成4位二進制同步加計數(shù)器74LVC161功能表輸入輸出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持*HHHH↑××××計數(shù)*CR的作用？PE的作用？二進制同步加計數(shù)器（4位）二進制同步加計數(shù)器（4位）時序圖TC=CET?Q3Q2Q1Q0集成異步計數(shù)器（74LS290）輸

入輸

出R0AR0BS0AS0B

CP0CP1Q3Q2Q1Q0

110

0000

11

0

0000

0

11

1001

011

1001

R0A﹒R0B=0S0A﹒S0B=0CP0二進制計數(shù)

0CP五進制計數(shù)

CPQ08421BCD碼十進制計數(shù)

Q3CP5421BCD碼十進制計數(shù)

功能表計數(shù)器用集成計數(shù)器構(gòu)成任意進制計數(shù)器例用74LVC161構(gòu)成十進制加計數(shù)器。設(shè)法跳過16

10=6個狀態(tài)11CPCP