清華大學(xué)自動(dòng)化系2025.08電子電路與微處理器基礎(chǔ)葉朝輝FundamentalsofElectronicCircuitsandMicroprocessor13.1概述13.2SR鎖存器13.3觸發(fā)器13.4觸發(fā)器狀態(tài)轉(zhuǎn)換圖13.5時(shí)序邏輯電路第13章時(shí)序邏輯電路2313.1概述

時(shí)序邏輯電路：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)，因此時(shí)序邏輯電路具有存儲(chǔ)的功能。

常用的時(shí)序邏輯電路包括寄存器、移位寄存器和計(jì)數(shù)器。在計(jì)算機(jī)中，寄存器用于存儲(chǔ)需要快速讀出的數(shù)據(jù)。在通信中需要用到移位寄存器。實(shí)際應(yīng)用中有時(shí)需要計(jì)數(shù)，例如數(shù)字時(shí)鐘、數(shù)控機(jī)床需要對(duì)運(yùn)動(dòng)軸的運(yùn)動(dòng)角度和位移進(jìn)行計(jì)數(shù)等。4

數(shù)控機(jī)床中測(cè)量角速度用的光電編碼器由一個(gè)旋轉(zhuǎn)的圓盤（碼盤）、一個(gè)光源、一個(gè)感光元件和數(shù)字電路組成。圖13-1-1光電編碼器513.2.1

結(jié)構(gòu)13.2.2

工作原理13.2.3

特性表13.2.4

符號(hào)13.2SR鎖存器613.2.1結(jié)構(gòu)圖13-2-1鎖存器圖13-2-2與非門組成的鎖存器11引入反饋，具有保持作用。uO1、uO2可以保持原來(lái)的值不變，即可將數(shù)據(jù)鎖存。

兩個(gè)輸入端uI1、uI2作為控制端，G1、G2的輸出互為輸入，形成反饋。1010713.2.2工作原理101圖13-2-3SR鎖存器Q′=(RD′

Q)′新Q*

=(SD′Q′)′Q*=(SD′

(RD′

Q)′)′SD′

=0，Q*=1RD′

Q=1，Q*=1SD′

=0，RD′

=0，Q*=1SD′

=0，RD′

=1，Q*=1SD′

=1，RD′

=0，Q*=0SD′

=1，RD′

=1，Q*=Q813.2.3特性表RD′=0時(shí)置‘0’，SD′=0時(shí)置‘1’條件：RD′+SD′=1當(dāng)RD′=SD′=0，Q*=Q*′

=1，不符合定義表13-2-1SR鎖存器的特性表SD′RD′Q(原)Q*(新)1100保持1111保持0101置′1′0111置′1′1000置′0′1010置′0′0001無(wú)效0011

無(wú)效101SD′

=0，RD′

=0，Q*=1SD′

=0，RD′

=1，Q*=1SD′

=1，RD′

=0，Q*=0SD′

=1，RD′

=1，Q*=Q913.2.4符號(hào)（a）習(xí)慣畫法

（b）符號(hào)圖13-2-4鎖存器1013.3.1

電平觸發(fā)的觸發(fā)器13.3.2

邊沿觸發(fā)的觸發(fā)器13.3觸發(fā)器1113.3.1電平觸發(fā)的觸發(fā)器（a）結(jié)構(gòu)

（b）符號(hào)

（c）時(shí)鐘信號(hào)圖13-3-1電平觸發(fā)的SR觸發(fā)器1.電路結(jié)構(gòu)與工作原理一、電平觸發(fā)的SR觸發(fā)器2.特性表CLKSRQQ*0XX000XX1110000100111100111011101001011011101*11111*只有在時(shí)鐘信號(hào)為高電平時(shí)，S和R才會(huì)起作用，低電平則不起作用。12（a）結(jié)構(gòu)

（b）符號(hào)

圖13-3-2電平觸發(fā)的D觸發(fā)器一、電平觸發(fā)的D觸發(fā)器CLKS(D)R(D′)QQ*0XX000XX1110000100111100111011101001011011101*11111*CLKDQQ*100010101101111113圖13-3-3傳輸門控制的D觸發(fā)器當(dāng)CLK=1時(shí)，C=1、C′=0，傳輸門TG1導(dǎo)通、TG2截止，Q=D；當(dāng)CLK=0時(shí)傳輸門TG1截止、TG2導(dǎo)通，Q保持不變。1413.3.2邊沿觸發(fā)的觸發(fā)器一、邊沿觸發(fā)的觸發(fā)器的組成

實(shí)際應(yīng)用中，有時(shí)候需要對(duì)時(shí)鐘上升沿或下降沿敏感的觸發(fā)器，即只有當(dāng)時(shí)鐘上升沿或下降沿到來(lái)時(shí)，控制信號(hào)才有效，這種觸發(fā)器稱為邊沿觸發(fā)器。邊沿觸發(fā)器可以用兩個(gè)觸發(fā)器組成：

將一個(gè)觸發(fā)器FF1的輸出作為第二個(gè)觸發(fā)器FF2的輸入，且兩個(gè)觸發(fā)器的時(shí)鐘信號(hào)反相位；在CLK1的邊沿，F(xiàn)F1的輸出將可能保持邊沿到達(dá)瞬間的狀態(tài)，從而使FF2的輸出在邊沿到達(dá)之后也可能保持該狀態(tài)，實(shí)現(xiàn)邊壓觸發(fā)的觸發(fā)器。15一、邊沿觸發(fā)的D觸發(fā)器（a）電路

（b）符號(hào)圖13-3-4邊沿觸發(fā)的D觸發(fā)器當(dāng)CLK=0時(shí)，CLK1=1、CLK2=0，Q1跟隨D變化，Q2保持。當(dāng)CLK由低電平跳變?yōu)楦唠娖綍r(shí)，Q1將保持CLK上升沿到達(dá)瞬間的D的狀態(tài)，而Q2等于Q1，因而也保持該狀態(tài)。此后，當(dāng)CLK=1時(shí)，CLK1=0、CLK2=1，Q1仍保持不變，Q2也保持不變。電路為時(shí)鐘上升沿觸發(fā)的D觸發(fā)器16三、T觸發(fā)器T觸發(fā)器具有保持或者翻轉(zhuǎn)的功能，當(dāng)時(shí)鐘信號(hào)下降沿到來(lái)時(shí)：若T=0，則Q*=Q，即輸出信號(hào)保持原來(lái)的值；若T=1，則Q*=Q′，即輸出信號(hào)值發(fā)生翻轉(zhuǎn)。TQQ*000011101110Q*=TQ′+T′Q，即Q*=T

Q圖13-3-5用D觸發(fā)器構(gòu)成的T觸發(fā)器17四、JK觸發(fā)器（a）電路

（b）符號(hào)圖13-3-6JK觸發(fā)器由于JK觸發(fā)器的輸出在CLK下降沿到來(lái)后即已確定，因此JK觸發(fā)器也屬于邊沿觸發(fā)的觸發(fā)器。設(shè)初始時(shí)刻Q=0，Q′=1：當(dāng)J=1、K=0時(shí)，若CLK=1，則Q1=1；當(dāng)CLK=0時(shí)，輸出Q*=1；具有置1功能。當(dāng)J=0、K=1時(shí)，若CLK=1，則Q1=0；當(dāng)CLK=0時(shí)，Q*=0；具有置0的功能。當(dāng)J=K=0時(shí)，若CLK=1，則Q1保持；當(dāng)CLK=0時(shí)，Q*=Q；具有保持功能。當(dāng)J=K=1時(shí)，若Q=1，則CLK=1時(shí)Q1=0；當(dāng)CLK=0時(shí)，Q*=0；若Q=0，則CLK=1時(shí)Q1=1；當(dāng)CLK=0時(shí)，Q*=1；具有翻轉(zhuǎn)功能。18表13-3-5JK觸發(fā)器的特性表圖13-3-7JK觸發(fā)器的波形19圖13-3-8用JK觸發(fā)器可以組成的D觸發(fā)器D=1：J=1、K=0，Q*=D=1；D=0：J=0、K=1，Q*=D=0。T=1：J=K=1，Q*=Q′，實(shí)現(xiàn)狀態(tài)翻轉(zhuǎn)；T=0：J=K=0，Q*=Q，保持原狀態(tài)不變。圖13-3-9用JK觸發(fā)器可以組成的T觸發(fā)器2013.4.1

D觸發(fā)器的狀態(tài)機(jī)13.4.2

T觸發(fā)器的狀態(tài)機(jī)13.4觸發(fā)器狀態(tài)轉(zhuǎn)換圖2113.4.1D觸發(fā)器的狀態(tài)機(jī)

時(shí)序電路在時(shí)鐘信號(hào)作用下狀態(tài)轉(zhuǎn)換的過(guò)程用狀態(tài)轉(zhuǎn)換圖（狀態(tài)機(jī)）描述。圓圈：狀態(tài)(Q或Q*)箭頭：轉(zhuǎn)換方向數(shù)字：狀態(tài)轉(zhuǎn)換前的‘輸入值/輸出值’（輸入變量值在箭頭上面，輸出值在箭頭上面或者圓圈內(nèi)）一、D觸發(fā)器狀態(tài)轉(zhuǎn)換圖（狀態(tài)機(jī)）1.現(xiàn)態(tài)2.次態(tài)3.次態(tài)轉(zhuǎn)換為現(xiàn)態(tài)4.次態(tài)CLKDQQ*1000101011011111現(xiàn)態(tài)次態(tài)2213.4.2T觸發(fā)器的狀態(tài)機(jī)TQQ*000011101110現(xiàn)態(tài)次態(tài)2313.5.1

功能特點(diǎn)13.5.2

電路結(jié)構(gòu)13.5.3

常見的時(shí)序邏輯電路13.5時(shí)序邏輯電路2413.5.1

功能特點(diǎn)任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)。2513.5.2

電路結(jié)構(gòu)包含存儲(chǔ)電路和組合電路存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出2613.5.3

常見的時(shí)序邏輯電路一、寄存器常見的時(shí)序邏輯電路有寄存器、移位寄存器和計(jì)數(shù)器。圖13-5-2D觸發(fā)器組成的四位寄存器集成電路74LS173是一個(gè)四位寄存器。27二、移位寄存器具有存儲(chǔ)

和

移位功能1011設(shè)DI=1011初始Q0Q1Q2Q3=0000

第1個(gè)CLK上升沿到來(lái)后Q0Q1Q2Q3=1000

第2個(gè)CLK上升沿到來(lái)后Q0Q1Q2Q3=1100

第3個(gè)CLK上升沿到來(lái)后Q0Q1Q2Q3=0110

第4個(gè)CLK上升沿到來(lái)后Q0Q1Q2Q3

=1011

CLK上升沿到來(lái)，數(shù)據(jù)依次右移一位4個(gè)D觸發(fā)器串聯(lián)28圖13-5-4移位寄存器波形圖29三、計(jì)數(shù)器應(yīng)用：隨著時(shí)鐘上升沿到來(lái)，每次（或多次）加1的加法器用于計(jì)數(shù)(Counter)、分頻、定時(shí)(Timer=Tclk*Counter)、產(chǎn)生節(jié)拍脈沖等分類：按有無(wú)時(shí)鐘分為同步、異步

按計(jì)數(shù)過(guò)程中數(shù)字增減分為加、減和可逆301.同步二進(jìn)制計(jì)數(shù)器表13-5-24位16進(jìn)制加法/減法計(jì)數(shù)器狀態(tài)表

同步二進(jìn)制4位加法計(jì)數(shù)器原理：多位二進(jìn)制數(shù)每次加1時(shí)，總會(huì)有一位數(shù)翻轉(zhuǎn)。若其第i

位以下皆為1時(shí)，則第i

位應(yīng)翻轉(zhuǎn)。

0001+1=

0010T觸發(fā)器：Ti=1，Qi*=Qi

′，翻轉(zhuǎn) 0010+1=

0011

0011+1=

010031圖13-5-5同步四位二進(jìn)制計(jì)數(shù)器32圖13-5-6同步四位二進(jìn)制加法計(jì)數(shù)器波形圖33

342.計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖圖13-5-7同步四位二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖353.同步十進(jìn)制加法計(jì)數(shù)器表13-5-3同步十進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表每來(lái)一個(gè)時(shí)鐘脈沖，Q0都會(huì)翻轉(zhuǎn)；Q1是當(dāng)Q0=1且Q3=0時(shí)翻轉(zhuǎn)；Q2是當(dāng)Q1Q0=11時(shí)翻轉(zhuǎn)；Q3是當(dāng)Q0Q1Q2=111或者Q0Q3=11時(shí)翻轉(zhuǎn)。T0=1T1=Q0Q3′

T2=Q0Q1T3=Q0Q1Q2+Q0Q3進(jìn)位C=Q0Q3。36圖13-5-8同步十進(jìn)制計(jì)數(shù)器圖13-5-9同步十進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖37四、串行加法器圖13-5-10串行加法器CL