2025年計算機組成原理考試模擬題+參考答案一、單項選擇題（每題2分，共20分）1.若某16位定點補碼整數(shù)的表示范圍為-32768~32767，則其所能表示的最小負數(shù)的二進制形式為（）。A.1000000000000000B.1111111111111111C.0000000000000000D.01111111111111112.某浮點數(shù)字長32位，其中階碼8位（含1位符號位，移碼表示），尾數(shù)24位（含1位符號位，補碼表示）。若階碼基數(shù)為2，規(guī)格化尾數(shù)的最小絕對值為（）。A.2?1B.2?23C.2?2?D.2?12?3.某指令系統(tǒng)中，操作碼占6位，地址碼占3×5位（三地址指令），則該指令系統(tǒng)最多可定義（）條三地址指令。A.64B.32C.128D.2564.某Cache采用4路組相聯(lián)映射，塊大小為64B，主存容量為256MB。則主存地址中組號的位數(shù)為（）。A.14位B.15位C.16位D.17位5.總線仲裁中，計數(shù)器查詢方式相比鏈式查詢方式的主要優(yōu)點是（）。A.仲裁速度更快B.優(yōu)先級可動態(tài)調(diào)整C.線路復雜度更低D.支持更多設(shè)備6.中斷響應階段，CPU必須完成的操作不包括（）。A.關(guān)中斷B.保存斷點C.識別中斷源D.執(zhí)行中斷服務程序7.微程序控制器中，控制存儲器（CM）存儲的是（）。A.機器指令B.微指令C.操作數(shù)D.狀態(tài)信息8.某5段指令流水線，各段延遲分別為2ns、3ns、1ns、4ns、2ns，忽略寄存器延遲，則流水線的最大吞吐率為（）。A.1/4ns?1B.1/3ns?1C.1/2ns?1D.1/1ns?19.某計算機主存地址線20位，按字節(jié)編址，若使用256K×8位的DRAM芯片構(gòu)成主存，則需要的芯片數(shù)量為（）。A.2片B.4片C.8片D.16片10.DMA方式與中斷方式相比，主要區(qū)別在于（）。A.是否需要CPU參與B.數(shù)據(jù)傳輸?shù)姆较駽.數(shù)據(jù)傳輸?shù)膬?yōu)先級D.數(shù)據(jù)傳輸?shù)膯挝欢⑻羁疹}（每空1分，共20分）1.已知x=+1011010（二進制），y=-1101011（二進制），則[x]補=______，[y]補=______（均用8位二進制表示）。2.某海明碼的信息位為4位，采用偶校驗，則需要______位校驗位，其碼距為______。3.指令周期通常包括取指周期、______、執(zhí)行周期和______。4.TLB（快表）的作用是加速______的轉(zhuǎn)換過程，其存儲的是______表項。5.RISC指令系統(tǒng)的特點包括：指令長度固定、______、______（任寫兩點）。6.DRAM需要定期刷新的原因是______，常用的刷新方式有集中式、______和異步式。7.總線周期是指______，某總線時鐘頻率為100MHz，總線寬度為64位，則總線帶寬為______MB/s。8.某CPU的主頻為3GHz，某程序包含1億條指令，平均CPI為2，則執(zhí)行該程序的時間為______秒。9.PCIe總線采用______傳輸方式，支持______通信，可有效減少信號線數(shù)量。10.I/O端口的編址方式有______和______兩種，前者需要專用I/O指令。三、簡答題（每題8分，共32分）1.簡述補碼加減運算的規(guī)則及溢出判斷的三種方法。2.比較Cache的全相聯(lián)映射、直接映射和組相聯(lián)映射的優(yōu)缺點。3.說明指令流水線中的三種冒險類型，并分別給出至少一種解決措施。4.馮·諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)的主要區(qū)別是什么？在現(xiàn)代計算機中如何結(jié)合二者的優(yōu)勢？四、分析題（每題10分，共20分）1.某計算機數(shù)據(jù)通路如圖1所示（假設(shè)圖中存在PC、MAR、MDR、IR、通用寄存器R0~R3、ALU等部件，控制信號包括PCout、MARin、MemR、MDRin、IRin、R0out、R1in等）。分析執(zhí)行“ADDR1,(R0)”指令（功能：(R0)為內(nèi)存地址，讀取該地址內(nèi)容與R1內(nèi)容相加，結(jié)果存入R1）的詳細步驟，并列出每一步需要的控制信號。2.某存儲系統(tǒng)由Cache和主存組成，Cache容量為32KB，塊大小為64B，采用直接映射；主存容量為2GB，訪問時間為100ns；Cache訪問時間為10ns，命中率為95%。計算：（1）主存地址的格式（各字段名稱及位數(shù)）；（2）平均訪問時間（考慮Cache失效時的主存訪問時間，假設(shè)無Cache塊替換時間）；（3）若將Cache改為2路組相聯(lián)映射，塊大小不變，分析主存地址格式的變化。五、設(shè)計題（8分）設(shè)計一個4位算術(shù)邏輯運算單元（ALU），要求支持以下操作：算術(shù)運算：加法（A+B）、減法（A-B）邏輯運算：與（A∧B）、或（A∨B）、非（?A）要求：（1）畫出ALU的邏輯結(jié)構(gòu)圖（包含必要的控制信號和輸入輸出）；（2）說明各控制信號的功能及對應操作的編碼。參考答案一、單項選擇題1.A2.B3.A4.A5.B6.D7.B8.A9.B10.D二、填空題1.01011010；100101012.3；43.間址周期；中斷周期4.虛擬地址到物理地址；頁表5.指令種類少；采用硬布線控制（或：單周期執(zhí)行）6.電容電荷會泄漏；分散式7.完成一次總線操作所需的時間；8008.2/3（或0.666...）9.差分；雙向（或全雙工）10.獨立編址（I/O映射）；統(tǒng)一編址（內(nèi)存映射）三、簡答題1.補碼加減運算規(guī)則：[x±y]補=[x]補+[y]補（mod2?），即符號位參與運算，結(jié)果自動模處理。溢出判斷方法：（1）雙符號位法（變形補碼）：結(jié)果符號位為01或10時溢出；（2）進位判斷法：最高數(shù)值位的進位與符號位的進位不同時溢出；（3）符號位與數(shù)值位的進位異或：若異或結(jié)果為1則溢出。2.全相聯(lián)映射：任意主存塊可存入任意Cache塊，塊沖突率低，但地址轉(zhuǎn)換需遍歷所有Cache行，速度慢，適用于小容量Cache；直接映射：主存塊只能存入唯一Cache塊，地址轉(zhuǎn)換快（只需索引），但塊沖突率高（不同主存塊映射到同一Cache塊時沖突）；組相聯(lián)映射：主存塊映射到特定Cache組的任意塊，結(jié)合前兩者優(yōu)點，沖突率低于直接映射，地址轉(zhuǎn)換速度高于全相聯(lián)，是最常用方式。3.三種冒險：（1）結(jié)構(gòu)冒險（資源沖突）：多條指令同時使用同一硬件資源。解決措施：增加資源（如分離指令Cache和數(shù)據(jù)Cache）或插入氣泡；（2）數(shù)據(jù)冒險（數(shù)據(jù)相關(guān)）：后續(xù)指令依賴前序指令未完成的結(jié)果。解決措施：數(shù)據(jù)旁路（轉(zhuǎn)發(fā)技術(shù)）或指令重排；（3）控制冒險（分支冒險）：分支指令導致流水線斷流。解決措施：分支預測（靜態(tài)/動態(tài)）或延遲分支。4.馮·諾依曼結(jié)構(gòu)：程序和數(shù)據(jù)共享同一存儲器，同一總線傳輸，瓶頸為“馮·諾依曼瓶頸”；哈佛結(jié)構(gòu)：程序和數(shù)據(jù)分開存儲，獨立總線，可并行取指和取數(shù)，適合實時系統(tǒng)?，F(xiàn)代計算機結(jié)合二者：CPU內(nèi)部采用哈佛結(jié)構(gòu)（如L1指令Cache和L1數(shù)據(jù)Cache分離），主存仍采用馮·諾依曼結(jié)構(gòu)，平衡成本與性能。四、分析題1.執(zhí)行步驟及控制信號：（1）取指階段：PCout→MARin，MemR→MDRin，MDRout→IRin，PC+1→PC（控制信號：PCout,MARin,MemR,MDRin,IRin,PC+1）；（2）計算有效地址：R0out→ALU（作為地址），ALU輸出→MARin（控制信號：R0out,MARin）；（3）讀取操作數(shù)：MemR→MDRin（控制信號：MemR,MDRin）；（4）執(zhí)行加法：R1out→ALU，MDRout→ALU（加法），ALU輸出→R1in（控制信號：R1out,MDRout,ALU_ADD,R1in）。2.（1）主存地址格式：塊號（21位）、塊內(nèi)偏移（6位）?？偟刂?1+6=27位（主存2GB=231B，按字節(jié)編址需31位？修正：Cache塊大小64B=2?B，故塊內(nèi)偏移6位；Cache容量32KB=21?B，直接映射時Cache塊數(shù)=32KB/64B=512=2?，故Cache索引9位；主存地址=標記位+索引位+塊內(nèi)偏移位=(31-9-6)=16位標記+9位索引+6位偏移。原答案錯誤，正確應為：主存地址31位（2GB=231B），塊內(nèi)偏移6位，Cache索引9位（32KB/64B=512塊=2?），標記位=31-9-6=16位。格式：標記（16位）、索引（9位）、塊內(nèi)偏移（6位）。（2）平均訪問時間=命中率×Cache時間+失效率×主存時間=0.95×10ns+0.05×100ns=9.5ns+5ns=14.5ns；（3）2路組相聯(lián)時，Cache組數(shù)=512塊/2=256=2?組，索引位變?yōu)?位，標記位=31-8-6=17位，地址格式：標記（17位）、組號（8位）、塊內(nèi)偏移（6位）。五、設(shè)計題（1）邏輯結(jié)構(gòu)圖：包含兩個4位輸入A、B，控制信號OP[2:0]（3位），輸出F[3:0]及進位Cout（算術(shù)運算時）。結(jié)構(gòu)包括：