功率半導體器件Ch5功率MOSFET

(PowerMOSFET)電子工程系2025·春2封裝結構外形

31.MOSFET結構(動畫演示)2.MOSFET的工作原理(動畫演示)MOSFET基礎知識回顧3.MOSFET導通必須同時滿足的兩個條件：(1)源極和漏極相連(UGS>UT)

；(2)漏極比源極的電位高(UDS>0V)。功率MOSFET一般采用N溝常閉型(增強型)結構4功率MOS場效應晶體管

（PowerMOS

FieldEffectTransistor）功率MOSFET是70年代在普通MOSFET的基礎上發(fā)展起來，主要作為功率開關使用。功率MOSFET具有輸入阻抗高、功率增益高、熱穩(wěn)定性好等優(yōu)點。由于它是多子器件，導通狀態(tài)下內部不存在電導調制效應，因此導通電阻較大。與普通MOSFET不同,功率MOSFET著重發(fā)展和提高其功率特性，即增大工作電壓和工作電流。所以,功率MOSFET的發(fā)展主要是圍繞如何解決耐壓和功耗之間的矛盾

產(chǎn)生了許多新結構。5內容提要§5.1結構分類與特點§5.2工作原理與I-V特性*§5.3靜態(tài)與動態(tài)特性分析

§5.4安全工作區(qū)(SOA)與靜電防護§5.5應用要求與設計考慮§5.6特點及適用范圍

6現(xiàn)有的功率MOSFET一般采用縱向結構(VMOS),S、D分別在兩個表面，電流垂直流過

適用于分立器件。VVMOS(VerticalV-grooveMOS)VUMOS(VerticalU-grooveMOS)EXTFET(ExtendedtrenchMOSFET)VDMOS(VerticalDouble-diffusionMOS)超結MOS(SuperJunctionMOS)縱向結構一.功率MOSFET的結構分類橫向：

LDMOS(LateralDouble-diffusionMOS)§5.1結構分類與特點功率MOSFET最早采用橫向結構(LDMOS)，S、D在同一表面，電流水平流過

適用于功率集成電路(PIC);功率MOSFET電流流向7二、LDMOSFET與普通MOSFET的區(qū)別1.導通條件：UGS>UT,UDS>0Vn+n+nsub-pSDGLDMOSFET漂移區(qū)普通MOSFETGpsubn+n+SD溝道UDS>0VUGS>UTUDS>0VUGS>UT積累區(qū)溝道8n+n+n-pSDGLDMOS結構溝道漂移區(qū)L1).在溝道與漏極之間增加了一個相當長的n-漂移區(qū)以承受較高的UDS，因而不會產(chǎn)生擊穿或溝道穿通。2).溝道長度L由兩次擴散的結深來控制，不受光刻精度的限制，故L可以做得很小。因此，只要設法增大溝道寬度，電流容量就可提高。缺點：LDMOS橫向導電占用面積大,芯片有效利用率低VMOS結構2.LDMOS的結構特點為什么？9柵極結構耐壓結構VDMOS超結MOS常規(guī)耐壓結構平面柵結構planargate溝槽柵結構trenchgateVVMOSVUMOSEXTFETSGTMOS超結MOSPT結構NPT結構超結MOS(SJ)功率MOSFET

縱向結構分類V形槽+MOSFET

VVMOS1.VVMOS結構制作工藝:V形槽采用腐蝕工藝(各向異性)溝道溝道缺點:V形槽腐蝕不容易控制，底部電場較集中難以提高擊穿電壓特點：1.漏區(qū)在底部、溝道在體內占用的面積減小，硅片表面積利用率提高使元胞數(shù)增加；2.每個V形槽對應兩個溝道。G(+)，溝道產(chǎn)生，電子從源區(qū)出發(fā)，由溝道經(jīng)N-區(qū)到達D極區(qū)，形成ID。溝道的形成：(+)(+)三.功率MOSFET結構特點漂移區(qū)漏區(qū)體區(qū)源區(qū)10112.VUMOS結構U形槽+MOSFET

VUMOS溝道溝道G(+)，溝道在槽壁產(chǎn)生，電子從源區(qū)出發(fā)，由溝道經(jīng)N-區(qū)到達D極區(qū)，形成ID。溝道的形成：垂直U槽采用干法刻蝕工藝(各向異性)缺點:n-區(qū)較厚

RD較大

Ron較大制作工藝：濕法腐蝕(各向同性)(+)(+)特點：1.解決了VVMOS尖端放電問題提高擊穿電壓；2.溝道較直，元胞可做得更小元胞數(shù)增加。3.EXTFET結構當UG>UT時，在p體區(qū)內溝道沿槽壁形成；積累層積累層溝道溝道溝道的形成：制作工藝：采用RIE挖深槽，再用多晶硅填充柵極。(+)(+)缺點:由于溝槽太深

擊穿電壓大大降低,電容較大,且工藝成本很高。只適用低電壓應用1.由于n-漂移區(qū)中有電子積累層

載流子數(shù)目

RD

Ron

;2.溝道垂直，元胞可做得更小元胞數(shù)特點：124.屏蔽柵結構(ShieldedGateTrenchMOSFET,SGT-MOS)屏蔽柵極（SG）位于控制柵極（G）下方，且深入Ｎ型漂移區(qū)內部；屏蔽柵極接源極電位；屏蔽柵極與控制柵極的多晶硅通過二氧化硅互相絕緣，與Ｎ型漂移區(qū)通過場氧層互相絕緣；場氧層的厚度比柵氧層厚；屏蔽柵極多晶硅起到了場板的作用。SGT優(yōu)缺點：1.當UDS>0時，屏蔽柵與源極均接地，形成很強的電場，增強橫向耗盡效應，保證耐壓，并可進一步降低導通電阻,使導通損耗大大降低；同時使其密勒電容大大減小，開關速度提高，開關損耗減少。2.SGT的擊穿電壓較低，大約在100V~200V。13SD145.VDMOS結構特點：Ron與UBR之間的關系：1.溝道在表面，由兩次擴散結深決定，可做得很短對光刻精度要求低成本低(主流)。2.溝道平行于表面元胞尺寸較大元胞數(shù)目較少；

3.由于電流通路中存在JFET區(qū)(瓶頸處)

RJ較大

。4.由于n-區(qū)較厚其擊穿電壓高，但同時RD也大，兩者之間形成矛盾。制作工藝：采用自對準工藝為什么？思考題1：為什么功率MOSFET的p體區(qū)和源區(qū)要短路？JFET區(qū)特點：Ron與UBR之間呈線性關系：思考題2：當SJMOS的n-區(qū)較厚時怎樣形成p+圓柱區(qū)？1.由于n-區(qū)摻雜濃度ND’較高

Ron較低(p柱區(qū)對

Ron沒有影響)

；2.UBR由凈電荷ND=ND’-NA決定。

若n-區(qū)與p-區(qū)的摻雜能完全補償，則阻斷電壓可達到最大值。3.漂移區(qū)由p柱區(qū)和n區(qū)交替形成的縱向pn結構稱為超結。6.超結MOS結構制作工藝：離子注入工藝溝道的形成：VG(+)溝道溝道ND’NA=ND’-ND(+)(+)15功率MOSFET元胞剖面結構比較

VVMOS結構VUMOS結構VDMOS結構SJMOSFET結構EXTFET結構16SGT-MOS結構以VDMOS為主，SJMOS為發(fā)展趨勢2026/1/2717矩形元胞六角形元胞圓形元胞三角形元胞四.功率MOS元胞布局元胞中心距元胞中心距元胞邊界線元胞邊界線2026/1/2718方形元胞五.功率MOS三維結構VDMOS結構DGS電路符號：DGS50V功率MOSFET:25萬個/mm2六角形元胞IR公司HEXFET內部結構p+阱區(qū)元胞中心距六.功率MOSFET的寄生效應與等效電路等效電路VDMOS元胞結構npnRB集成反并聯(lián)二極管（體二極管）特點：1.正向時決定擊穿電壓，起保護作用；2.反向工作時起續(xù)流作用。GSD簡化的等效電路20返回主頁21§5.2工作原理與I-V特性D

SGn-n+subn+pUGSID

0對應截止區(qū)以N溝道增強型VDMOS結構為例表面無溝道J1結反偏，承受D-S間的正向電壓一.工作原理UGS=0時UDS>0時雪崩擊穿1.正向工作

1）截止狀態(tài)UDSRJ1J222D

SGn-n+subn+pUGSUGS>0時當UGS>UT時，在半導體表面出現(xiàn)強反型，形成N型導電溝道。ID>0

UDS>0時感應電子溝道形成溝道電阻較大2）開通過程UDSR23D

SGN-N+subN+PUGS

時UDS>0時保持不變UGSID

溝道電阻減小3）導通狀態(tài)隨UGS

，溝道電阻減小，ID增大。UDSR24D

SGn-n+subn+pUGS當UDS較小時，導電溝道在兩個N區(qū)間是均勻的。對應線性區(qū)UDS

時UGS>UT時保持不變當UDS較大時，靠近D區(qū)的導電溝道變窄。溝道形狀變化UDSR25D

SGn-n+subn+pUGSUDS

時UGS>UT時保持不變對應飽和區(qū)UDS

溝道末端電位逐漸升高，則柵氧化層上電壓差減小隨UDS增加,靠近D端的溝道被夾斷。ID溝道夾斷后，夾斷點電位不變，夾斷區(qū)電場增強，載流子漂移速率達到飽和，ID呈恒流特性。當UDS>UDSat,溝道夾斷UDSRD

SGn-n+subn+pUGS保持UDS>0UGS=0UGS為零時,溝道消失，功率MOSFET關斷。對應截止區(qū)J1J2ID

0關斷后，J1結承擔外加電壓UDS，ID呈微小的漏電流。溝道消失恢復截止4）關斷過程UDSR2627D

SGn-n+subn+pUDSUGSUGS>UT|UDS|>UT0時ID

同步整流器當功率MOSFET的柵壓不變(UGS>UT)，源、漏極電壓反接后，是否會有電流通過？與體二極管的導通有何不同？當UGS>UT時，在半導體表面出現(xiàn)強反型，形成N型導電溝道。思考題3：28D

SGn-n+subn+pUGS|UDS|

<UTO時UGS=0UGS為零時,無導電溝道，MOS管不導通。反向截止區(qū)J1J2I

0由于UDS過小，J1結截止，器件中有微弱的漏電流。UDS<0R2.反向工作1）截止狀態(tài)29D

SGn-n+subn+pUGS|UDS|

<UTO時UGS>UTJ1J2I=In由于UDS過小，J1結不導通，電流主要是通過溝道的In,其值較小。UDSR2）MOSFET反向導通UGS>UT時,溝道形成，MOS管導通，形成由源極到漏極電流。MOS導通單極模式反向導通區(qū)30D

SGn-n+subn+pUGSUGS=0UGS=0時,無導電溝道，MOS管不導通。J1J2I=IFJ1結導通，兩端的電壓減小到UF，流過器件的電流IF。3）體二極管導通UDSR|UDS|

>UTO時pin導通雙極模式反向導通區(qū)31D

SGn-n+subn+pUGSUGS>UTUGS>UT時,溝道產(chǎn)生，MOS管導通，形成由源極到漏極電流。反向導通區(qū)J1J2J1結導通，兩端的電壓減小到UF，流過器件為電流IF。4）體二極管+MOS溝道導通UDSR|UDS|

>UTO時MOS溝道pin導通雙極模式I=IF+In32

當功率MOSFET正向工作（UDS>0）時，當UDS>0、UGS≤0時，功率MOSFET處于截止狀態(tài)，J1結反偏，承受外加正向電壓，其中只有微小的泄漏電流；當UDS大于J1結雪崩擊穿電壓時，功率MOSFET發(fā)生漏源擊穿，漏極電流急劇增加。當UDS>0,UGS>UT，柵極下方的p體區(qū)表面反型,形成N型導電溝道,于是源區(qū)電子經(jīng)溝道和積累區(qū)進入n-漂移區(qū),形成由漏極到源極的電流ID,功率MOSFET處于導通狀態(tài)(線性區(qū))。改變UGS的大小，可控制溝道電導(或電阻)，從而控制ID的大小。若UGS>UT不變,增加UDS,溝道末端的電位逐漸升高，使溝道區(qū)截面從源區(qū)開始逐漸變小。當UDS=UDSat，溝道末端被夾斷。隨UDS繼續(xù)增加，夾斷點逐漸向源區(qū)移動，但夾斷點電位保持UDSat不變，增加的UDS由夾斷區(qū)承擔，導致夾斷區(qū)電場增強，電子漂移速度達到飽和,故ID達到飽和IDSat,功率MOSFET處于飽和導通狀態(tài)(飽和區(qū))。當UGS≤UT,柵電容放電,溝道消失,功率MOSFET快速恢復到截止。請記錄工作原理調制機理：UGS

ch(Rch)ID;UDSEch

nID=IDSat33

當功率MOSFET反向工作（UDS<0）時，當|UDS|<UTO且UGS≤0時，功率MOSFET處于截止狀態(tài)，J1結雖正偏,但體二極管不會導通；當|UDS|<UTO且UGS>UT，柵極下方的p體區(qū)表面反型,形成N型導電溝道,于是漏區(qū)的電子經(jīng)n-漂移區(qū)和積累區(qū)進入溝道并到達n+源區(qū),功率MOSFET反向導通，形成由源極到漏極的電流In,兩端的壓降由功率MOSFET的導通電阻決定。當|UDS|

>UTO且UGS≤0時，體二極管導通，功率MOSFET有反向電流流過，兩端壓降較低，由體二極管的正向壓降決定。當|UDS|

>UTO且UGS>UT時,溝道形成，MOS管導通，形成由源極到漏極的電流In；同時體二極管導通，形成由源極到漏極的電流Ip；此時功率MOSFET按雙模式工作，體內存在少子空穴，兩端的壓降很低，由體二極管的正向壓降UF決定。請記錄34狀態(tài)條件特征截止柵-源正向電壓小于閾值電壓（UGS<UT）漏-源正向電壓較?。?<UDS<UB(J1)）截止漏電流小漏-源極正向電壓過大（UDS>UB(J1)）J1結雪崩擊穿后電流急增開通柵-源極正向電壓大于閾值電壓（UGS>UT）漏-源極加正向電壓（UDS>0）溝道形成，電阻較大通態(tài)柵-源極正向電壓大于閾值電壓（UGS>>UT）漏-源極正向電壓較低(UDS<UGS-UT)溝道電阻小，電流上升漏-源極正向電壓增大(UDS=UGS-UT)

溝道預夾斷,電流上升變慢漏-源極正向電壓繼續(xù)增大(UDS>UGS-UT)

溝道夾斷，電流達到飽和關斷柵-源極加反向電壓（UGS0）漏-源極加正向電壓（UDS>0）溝道消失，電流快速減小到零功率MOSFET正向工作條件與狀態(tài)特征35狀態(tài)條件特征截止柵-源極正向電壓小于閾值電壓（UGS<UT）漏-源極反向電壓較?。║DS<0且|UDS|<UT0）無MOS溝道pn結截止,漏電流小MOS開通柵-源極正向電壓大于閾值電壓（UGS>UT）漏-源極反向電壓較?。║DS<0且|UDS|<UT0）溝道形成，MOS導通單極MOS模式體二極管導通柵-源極正向電壓小于閾值電壓（UGS<UT）漏-源極反向電壓較大(|UDS|>UT0)無MOS溝道,體二極管導通,產(chǎn)生電導調制效應雙極PIN模式MOS+體二極管導通柵-源極正向電壓大于閾值電壓（UGS>UT）漏-源極反向電壓較大(|UDS|>UT0)

溝道形成,MOS管導通體二極管導通，產(chǎn)生電導調制效應雙模式功率MOSFET反向工作條件與狀態(tài)特征課堂小測驗試題（一）1.功率MOSFET的耐壓層主要是：A.n+源區(qū) B.n漂移區(qū)C.n+漏區(qū)3.增大功率MOSFET的柵極電壓可以調制的參數(shù)是A.溝道電阻B.漂移區(qū)電阻C.溝道載流子的漂移速度5.功率MOSFET反向導通的條件是：A.UGS>UT且|UDS|<UT0

B.UGS<UT且|UDS|>UT0

C.UGS>UT且|UDS|>UT0D.A、B、C都是2.功率MOSFET源區(qū)和p體區(qū)短路的目的是A.形成體二極管

B.防止寄生的npn導通

C.簡化工藝

4.增大功率MOSFET的漏源電壓可以調制的參數(shù)是A.溝道電阻B.漂移區(qū)電阻C.溝道載流子的漂移速度3637二.功率MOSFET的I-V特性當UDS為常數(shù)，1).當UGS<UT時，柵極電壓不足在半導體表面形成溝道，所以ID0；2).當UGS>UT時，柵極電壓可以在半導體表面形成溝道，所以ID>0；3).UGS

ch(Rch)ID

1.轉移特性0IDUGSUTUDS=常數(shù)思考題4：UT過大或過小對器件有什么不良影響？當ID較大時，ID與UGS的關系近似線性，曲線斜率定義為跨導gmID

UGS閾值電壓38IDUDS0UGS

UGS<UTUBRUGS6UGS5UGS3UGS1UGS2UGS4線性區(qū)截止區(qū)UDS=UBR飽和區(qū)2.輸出特性雪崩擊穿區(qū)UDS>UBR斜率為導通電阻UDS<<UGS-UT臨界飽和區(qū)

UDSat=UGS-UT開態(tài)工作區(qū)關態(tài)工作區(qū)調制機理：UGSID;UDS

IDSatID

UGS6>UGS5>UGS4>UGS3>UGS2>UGS1>UT

與US,Cox和NA等有關。對功率MOSFET，４IDUDS0UGS

UGS<UTUBRUGS6UGS5UGS3UGS1UGS2UGS4MOSUG>UTUT0體二極管體二極管+MOS正向工作區(qū)反向工作區(qū)ID=IF+InID=In3940VDMOS溝道變化示意圖c)溝道夾斷后縮短(UDS>>UGS-UT)三、I-V特性分析b)溝道預夾斷(UDSat=UGS-UT)a)溝道未夾斷(

UDS<<UGS-UT)采用緩變溝道近似模型：Exl<<Eyv則半導體表面電子數(shù)目由UGS決定;UDS在x方向產(chǎn)生漂移電場Exl,使電子沿平行于半導體表面方向流動。線性區(qū)臨界飽和區(qū)飽和區(qū)xyo41功率MOSFET與普通MOSFET的I-V特性區(qū)別：1.線性區(qū)：UDS(UGS-UT)由于功率MOSFET溝道很短(L=12m),Exl=UDS/L;當UDS很小時,滿足Exl<<Eyv（符合緩變溝道近似模型條件）2.飽和區(qū)：UDS≥(UGS-UT)上式第二項可忽略，得到：將UDS≥(UGS-UT)代入上式，可得到：42IDsat物理意義：單位時間內通過溝道的自由電荷數(shù)。當UDS=UDsat時,功率MOSFET溝道中電場EX=UDsat/L達到臨界場強Ecr，足以使其中電子漂移速度達到飽和漂移速度sat。功率MOSFET的I-V特性其中Qn為溝道中自由電荷的面密度：

T為沿溝道的渡越時間：43實際上功率MOSFET在飽和區(qū)時，ID隨UDS增加而緩慢增加。I-U特性輸出曲線向上傾斜。尤其是當溝道較短時，這種現(xiàn)象更加明顯。主要是由有效溝道長度調變效應所致。IDUDSOUGS>0理論曲線實際曲線44四、特性參數(shù)1.漏源擊穿電壓BVDS：柵源短路時，漏、源之間雪崩擊穿電壓UDS(BR)，決定了功率MOSFET的最大電壓定額。2.柵源擊穿電壓BVGS：柵氧化層的擊穿電壓，當UGS>BVGS

將會導致絕緣層擊穿。決定了G、S間能承受的最高電壓。由于柵源之間的氧化層很薄(50~100nm),BVGS約20V。3.閾值電壓UT

：使半導體表面形成反型層所需的柵極電壓。氧化層中各種電荷平帶電壓UFB理想的閾值電壓硅柵相對于半導體Si所加的外加電壓45ton=td(on)+tri+tvf、toff=ts(off)+trv+tif返回主頁8.開關時間：功率MOSFET的開通時間和關斷時間。7.輸入電容Ciss：柵-源極之間的電容，5.漏極連續(xù)電流ID：指在直流和最大導通電壓UDS(on)時，產(chǎn)生的功耗使功率MOSFET結溫上升到最大值150℃(外殼溫度為100℃)時的漏極電流。6.可重復漏極電流幅值IDM：指脈沖運行狀態(tài)下功率MOSFET漏極最大允許峰值電流。

輸出電容Coss：柵-漏極之間的電容，4.導通電阻Ron：功率MOSFET工作在線性區(qū)時漏、源之間的電阻，決定器件的最大電流定額。§5.3靜態(tài)與動態(tài)特性分析1、漏源擊穿電壓的影響因素功率MOSFET的結構不同，影響其擊穿電壓的因素不同：

在各種元胞結構中，都受漏極pn(J1)結雪崩擊穿的影響，此擊穿電壓與n-漂移區(qū)和p體區(qū)有關。若J1結在p體區(qū)耗盡層擴展到n+源區(qū)，會發(fā)生穿通擊穿。在VVMOS結構中，槽底為尖角，易產(chǎn)生電場集中，而使漏源擊穿電壓下降；在VUMOS結構中，溝槽拐角處的電場較高，會使漏源擊穿電壓下降；在VDMOS結構中，由于存在結的彎曲效應，會使擊穿電壓降低；此時擊穿電壓與p體區(qū)的間距有關。在SJMOS結構中，受p柱和n柱區(qū)凈摻雜濃度的影響。一.正向阻斷特性472.VDMOS正向阻斷特性（D、S間的阻斷）當UGS=0時，柵極下方的p體區(qū)表面不會形成溝道。若UDS>0時，J1結反偏，承受外加正向漏極電壓。如果p體區(qū)間距較小，則J1的耗盡層會在n-漂移區(qū)一側連通，VDMOS處于阻斷狀態(tài)。若UDS超過J1雪崩擊穿電壓，則J1結會發(fā)生擊穿。n+pn-epin+subn+pSSGDJ1J2耗盡層的邊界無溝道WDWNWp要對n-漂移區(qū)和p體區(qū)寬度和摻雜剖面及WG進行優(yōu)化設計。UGS當UGS>UT時，表面溝道形成。VDMOS的阻斷能力下降。UDSa)NPT結構b)PT結構

功率MOSFET的耐壓結構及在最大UDS下的電場強度分布擊穿電壓擊穿電壓4849

Dn+pn-epin+subn+pSSJ2J1(+)(-)(-)耗盡層的邊界NAp是源區(qū)下方p體區(qū)的濃度,它決定UT的大小。wP由溝道長度L決定；NP由閾值電壓UT決定。ON(x)xNSn+NSPNAPn+

p

n-

xn+當UT=2~3V時，NAP=1017cm-3;則對應的NSP=1018cm-3;若溝道長度為Lch=1~2

m，則wp=Lch/0.8=1.25~2.5

m;在正向阻斷狀態(tài)下，為了防止J1結穿通到源區(qū)，要求p體區(qū)的濃度NA要高，寬度Wp

要寬。P體區(qū)對阻斷特性的影響NA↑→UT↑→不利于開通（不利）wp↑→xp-xn+=Lch/0.8↑→Rch↑

WpWpxpxn+xp50當元胞間距較小時，電流通道窄,高UDS兩側耗盡區(qū)很容易相連,可夾斷漏極電流,故UBR高,但Ron大。當元胞間距較大時,電流通道寬,兩側耗盡區(qū)不容易夾斷漏極電流；且低UDS下p體區(qū)邊緣耗盡層彎曲程度嚴重,導致低擊穿。故Ron小,但UBR也低。元胞間距(或p體區(qū)間距)對擊穿電壓的影響J2n+pn-epin+subn+pSS(-)GD(+)J1高UDS低UDSD(+)n-epin+subSS(-)GJ1J2高UDS低UDSn+pn+p51在關斷期間，隨著外加電壓UDS的增加，柵極下方原來的積累區(qū)會變?yōu)榭臻g電荷區(qū)。當UDS接近柵氧化層上電壓Uox(即UDS

Uox)時，J1結兩側的空間電荷區(qū)就會相連，屏蔽了柵極的高電場，這種現(xiàn)象稱為柵極屏蔽效應。柵屏蔽效應（gateshieldingeffect）柵極屏蔽效應出現(xiàn)時，對應的p體區(qū)間距為最大值smaxWdn為J1結耗盡層在n-漂移區(qū)的展寬；ND為n-漂移區(qū)的摻雜濃度；

Uox為氧化層上的電壓。柵屏蔽效應示意圖

UDS

Uox52SiO2-Si界面電場強度分布

當n-漂移區(qū)摻雜濃度為6

1014cm-3時,Ecr約為2.5

105V/cm;通常Eimax約為7.5

105V/cm,即Eimax/Ecr

3,故擊穿一定發(fā)生在硅中。氧化層中電場Ei與硅中電場Esi滿足以下關系式由于

ox=1/3

si，柵氧化層的臨界擊穿電場強度Eimax為p體區(qū)間距最大值smax為SiO2-Si界面53元胞設計：兼顧阻斷與導通特性，元胞尺寸b或間距s與柵極寬度wG必須考慮擊穿電壓和導通電阻。

p體區(qū)的設計：兼顧阻斷與開通特性，其濃度和厚度必須考慮閾值電壓和溝道長度的限制。

各種元胞圖形的品質因子Ach/Acell隨a/s的變化趨勢品質因子元胞圖形設計:考慮品質因子Ach/Acell值,決定Ron,sp的大小。s/a=1VDMOS電流分布及元胞圖形wG54SJ二極管結構

超結MOSFET的擊穿機理1.超結(SJ)結構電荷平衡條件：WnNn=WpNp

pin二極管結構擊穿點擊穿點擊穿點梳齒狀結面552.超結(SJ)的擊穿機理SJ空間電荷區(qū)展寬ABCD電場集中在柱區(qū)pn結中央C、D點

SJ擊穿時電場強度分布pnn+p+DAB56VDMOS和SJMOSFET結構與擊穿位置對比impactionizationregions(IIR)impactionizationregions(IIR)57(a)Super-junction結構VDMOS電場強度分布(b)無p柱的電場強度分布(c)插入p柱的電場強度分布Semi-SJ電場強度分布SJ電場強度分布SJ

提高擊穿電壓底部輔助層SJMOSFET和Semi-SJMOSFET的電場分布PT型SemiSJ

降低工藝成本體擊穿電壓UBulk：受體內因素影響而發(fā)生的擊穿。如：pn結的雪崩擊穿(UB)、穿通擊穿(UPT)等；②SJ器件的體擊穿電壓UBulk：受制作工藝及n+襯底的影響，當p柱區(qū)和n柱區(qū)的電荷不平衡時，無法實現(xiàn)全耗盡，SJ器件的體擊穿電壓會急劇下降（但導通電阻最?。?。3.提高擊穿電壓的措施當表面電場較高等，使結終端部位的擊穿電壓低于體內雪崩擊穿電壓。改善措施：對n-漂移區(qū)和p體區(qū)及元胞間距，進行優(yōu)化設計；功率器件擊穿分為體內擊穿與表面擊穿兩種情況：改善措施：采用平面結終端（FLR、FP）技術，降低表面電場。③終端/表面擊穿Usur：受表面因素影響而發(fā)生的擊穿。改善措施：嚴格控制電荷平衡條件和制作工藝，并增加n輔助層；58二、導通特性VDMOS結構Rsub——n+襯底的電阻；RD——n-漂移區(qū)的電阻；RJ——JFET區(qū)的電阻；RA——積累層的電阻；Rch——溝道區(qū)的電阻；RS——源區(qū)的電阻；RCS——源區(qū)接觸電阻；RCD——漏區(qū)接觸電阻.n+pn-epin+subn+p

DSSRsubRJRARDRchRSRCDRCS1.VDMOS結構Ron組成思考題5：VUMOS結構的RON主要由哪幾部分構成？602.VDMOS中電流的分布n+n-epin+sun+pRJRD

RSub影響Ron主要因素：Z/L、WG、tox、ND、WNRD：①ND

RD

；②WG

RD

；③WN

RD

RCH：①Z/L

RCH

；

②tox

Cox

RCH

RA：①WG

s

RA

；

②tox

Cox

RA

RJ：①ND

WD

（s-2WD）

RJ

；②WG

RJ

其中RCS、RCD最小，可以忽略,其次是RSUB(10-4)、RS(10-5)WGWDLWNNDWDWDtoxP192P19261ContributionstoRonwithDifferentVoltageRatingsRCHRJRDRSUBRSRJRDRCHRJRDRCHRJRDRCH624、降低導通電阻的措施:高電壓下，導通電阻大的主要原因是RJ和RD較大。要減小Ron，在保持耐壓不變的情況下，只能減小RJ。從結構上,①.VDMOS的JFET區(qū)進行摻雜；②.采用溝槽柵結構，挖掉JFET區(qū)

RJ=0;③.采用SJMOS結構，利用雜質的補償作用在提高耐壓的前提下，減小Ron。(+)(+)RchRARD從材料上,

采用高遷移率的SiC材料課堂小測驗試題（二）1.500V以上高壓VDMOS導通電阻主要由以下幾部分組成：A.RD,RJ,RA,RCH

B.RD,RJ

C.RD,RJ,RCH

3.影響VDMOS體內擊穿的因素是A.n漂移區(qū)濃度和厚度B.p體區(qū)濃度和厚度C.

p體區(qū)濃度、厚度及間距D.A和BE.A和C4.功率MOSFET的頻率特性和開關特性的決定因素是：A.輸入電容Crss

B.柵極電阻RG

C.跨導gm

D.A、B、C

E.A和B2.VDMOS和VUMOS的導通電阻組成的主要差別是減小了A.RJ

B.

RD,RJ

C.RA,RJ

D.RCH,RJ

63641.輸入電容CGD——柵-漏之間電容；CGS——柵-源之間電容；

RG——柵極電阻功率MOSFET的等效電路SDGCGSCGDRL

UGSRGCDS

CrssCiss頻率特性主要受兩個因素影響：①.多子跨越漂移區(qū)的渡越時間（低頻限制）;②.輸入電容的充放電時間（高頻限制）

三.頻率特性65Cn+—柵極覆蓋到n+源區(qū)上所引起的電容；n+pn-epin+subSD

G假設N個元胞的

ox、tox和Sat相同，則并聯(lián)時總電容等于各電容的并聯(lián)值。

CGS由三部分組成：VDMOS結構的電容組成

CGStoxtioxCGDCMCPCn+CP—柵極覆蓋到p體區(qū)上所引起的電容，起因于MOS結構；CM—源極金屬超過界限在柵極上形成的電容。思考題6：VUMOS結構的Ciss主要由哪幾部分構成？CDS662.柵極串聯(lián)電阻功率MOSFET的輸入電阻包括：1、柵極串聯(lián)電阻RG1;2、柵極的體電阻RG2;Rin與Ciss構成充放電回路，由時間常數(shù)RC決定的工作頻率：——反映了與外電路（RG1）的關系SDGCGSCGDZL

UGSRGCDCRin——特征頻率3.工作頻率最大工作頻率：通過輸入電容的電流(UGS/RG)與輸出漏極電流(gmUGS)相等時的頻率，即電流增益為1時的頻率。674、提高頻率的措施2)減小覆蓋在漂移區(qū)上方的柵電極面積或增加n漂移區(qū)上面氧化層，以減小柵漏CGD(但會增加RA),

CGD

Crss

Ciss

；1)增加氧化層的厚度，toxCox,減小溝道長度Lgm

；D

N+P+N-epiN+subSG4)保證功率MOSFET內部各元胞參數(shù)(如UT、gm和Cox)的一致性，否則會發(fā)生振蕩和出現(xiàn)局部過載，導致fmax變低。3)降低柵極體電阻RG2，采用金屬Mo來代替多晶硅柵，或在多晶硅柵上覆蓋一層金屬鋁。D

N+P+N-epiN+subSGCGDCN+CPCMD

N+PN-epiN+subSCN+CPD

N+PN-epiN+subSCMGAlPoly-SiN+P+N-epiGCGDCN+CPCMN+PN-epiN+subCGDCN+CpD

S68以感性負載開關電路(箝位條件)為例：L1是用二極管箝位的電感；LD是非箝位的電感(起始電感);目的是協(xié)調開通和關斷功耗。在電力電子應用中,功率MOSFET通常作為高頻開關,要求用最小功率來控制很大的負載功率。在實際開關過程中，負載類型(阻性或感性)會影響電流和電壓波形。四.開關特性箝位條件下功率MOSFET的開關電路SDGCGSCGDIL

L1LD

UGSULRG箝位二極管功率MOSFET開關過程與柵極電容的充放電過程密切相關，如果柵電容能瞬時變化，則開關時間可達到50~200ns。

ID691.開通過程t<t1：當uG<UT時，iD=0；這段時間為開通延遲時間td；此瞬間功耗很大tttuGiDuDt1t2t3oooUTILUL危機點tfvtdtrit>t3:當uG繼續(xù)上升到驅動電壓UGG,產(chǎn)生更多柵電荷以降低Ron,iD為常數(shù)IL;uD下降至UDSat。t1<t<t2：當uG>UT時，iD>0；由于起始電感LD作用，iD呈指數(shù)上升直到iD=IL，此時uD=UL保持不變。這段時間為電流上升時間tri；t2<t<t3：當uG保持不變,Cmi充電,iD為常數(shù)IL；uD下降到UDSsat。電壓下降時間tfv

；此期間柵電容充電UG=UT+ID/gmUG=UGGUDSat此期間米勒電容充電702.關斷過程t<t4：由于柵電容放電，uG隨t按指數(shù)下降，iD=IL，同時uD=UDSat不變。這段時間為關斷延遲時間tst4<t<t5：uG保持不變。由于存在LD，iD

=IL保持不變，uD開始上升到負載電壓UL，并有過沖。這段時間為電壓上升時間trvt5<t<t6：uG開始按指數(shù)減小，ID也按指數(shù)減小，uD過沖后回落到UL不變,直到uG=UT，這段時間為電流下降時間tfit>t6：uG繼續(xù)按指數(shù)減小，直到UG<UT，ID為零，器件徹底關斷。此期間柵電容放電危機點tfitstrvttuGtiDuDt4t5t6oooUTILUDSat

uUL71在開關頻率f下，功率MOSFET的平均功耗：說明1.功率MOSFET的開關速度取決于柵電容充放電的快慢，減小輸入電容和輸入電阻可提高開關速度。2.在開通和關斷過程的危機點（t2和t5）處，要求器件中的電流和兩端電壓必須在安全工作區(qū)(SOA)內。3.起始電感LD（未箝位電感）與開通功耗和關斷功耗有關。1)LD較大時，有利于降低開通損耗,但會使關斷損耗明顯增加。2)LD過大時,會導致漏極電壓出現(xiàn)過沖

uDS

，可能迫使器件進入動態(tài)雪崩，承受很大的瞬時功耗或導致寄生BJT導通而損壞；4.關斷過程中過高的uDS/dt與CDS形成位移電流CDSuDS/dt，流過RB時導致寄生BJT導通而損壞；5.關斷過程中過高的uDS會經(jīng)米勒電容Crss耦合到柵極上，導致正在關斷的功率MOSFET再次誤開通。72五.高溫特性功率MOS屬于表面器件，對表面變化很敏感。溫度升高會導致表面變化加速，特性參數(shù)會隨溫度變化產(chǎn)生漂移。主要體現(xiàn)在載流子遷移率

n隨溫度T的變化，會影響導通電阻、閾值電壓和跨導三個特性參數(shù)。

n隨T變化與半導體區(qū)域的摻雜濃度有關。1.溫度對導通電阻的影響溫度對導通電阻的影響表示為：對輕摻雜體區(qū)內(包括JFET區(qū)和漂移區(qū))：對半導體表面區(qū)(包括溝道區(qū)和積累區(qū))：Ron為正的溫度系數(shù)7305010001501324TJ(℃)UT(V)-502.溫度對閾值電壓的影響閾值電壓UT與溫度T的關系：T

UT

根據(jù)閾值電壓UT的表達式：T

會使ni

會呈指數(shù)

，kT/q隨T呈線性

UT

743.溫度對跨導的影響可見，Tnsgm

125℃25℃-50℃0.20.40.600.80.20.40.60.8歸一化ID

歸一化gm

1.21.0設計時，為了gm補償在高溫下的衰減，其溝道尺寸要留有余量。返回主頁4.溫度對開關時間的影響5.溫度對擊穿電壓的影響6.溫度對漏電流的影響T

n

n

tri

或trv

ton和toff變化不大；但UT下降會導致開通提前、關斷延遲Tn

UBR

TniIR

75一、安全工作區(qū)（SOA）當UDS很小時,SOA由Ron決定；當UDS較大時,SOA由IDmax決定；當UDS很大時,SOA由PDmax和UDSmax決定ID

IDmaxUDSmaxPDmaxUDS(V)0UBR

RonSOA§5.4安全工作區(qū)與靜電防護功率BJT的SOAIDIDM并不能排除由雪崩引起的二次擊穿非箝位條件下的開關電路SDGCGSCGDIL

L

UGSULRGtuDt4t5t6oUDSat

uULRBRB1.

動態(tài)雪崩關斷時產(chǎn)生的過電壓在功率MOSFET發(fā)生雪崩期間，內部的功耗會引起器件發(fā)熱,可能導致器件燒毀。因此實際中要對電感進行箝位。J1J1

7677當功率MOSFET在非箝位感性負載條件下關斷時，會產(chǎn)生很高的電壓UDS，使得J1結發(fā)生雪崩擊穿。雪崩電流經(jīng)p體區(qū)橫向電阻RB流入源極時，導致寄生npn管基極電位Ub(=IbRB

)升高。當Ub>UT0(J1)時，寄生npn管導通，漏極電壓快速返回，達到npn晶體管基極開路時的擊穿電壓BVCEO,功率MOSFET發(fā)生熱擊穿。動態(tài)雪崩發(fā)生的條件與后果：IDO為漏極電壓較低時的漏極飽和電流;UDS(SB)雪崩擊穿電壓。IS=ID+Ib雪崩擊穿時I-V曲線雪崩耐量:功率MOSFET在非箝位開關(UIS)條件下關斷時所能消耗的最大能量。課本P195頁BVCEO782.增大SOA的措施(1)結構設計時，消除寄生npn晶體管的作用

1).使n+源區(qū)與p體區(qū)源極短路；2).減小n+源區(qū)的橫向尺寸；3).制作p+深阱區(qū)或淺p+區(qū)，以減小p體區(qū)橫向電阻RB；4).對源區(qū)接觸處挖溝槽，并注入形成p++區(qū)，以減小源區(qū)接觸電阻。漏源duDS/dt耐量：功率MOSFET關斷時源漏電壓最大變化率。當D、S間出現(xiàn)較高的duDS/dt時，J1結電容CJ1會產(chǎn)生位移電流iB,經(jīng)寄生npn管基區(qū)流入源區(qū)。當iB值達到一定數(shù)值時，有可能使npn管導通，使功率MOSFET的耐壓能力受到破壞。CJ1CJ1npnRBRBiB=CJ1duDS/dt(2)實際使用中，控制關斷過程中漏源電壓峰值及其上升率duDS/dt。

79

2.失效機理：①.人為因素：操作者在沒有適當保護措施情況下與器件接觸；②.器件處在電場中；1.靜電產(chǎn)生的原因：①摩擦帶電；②感應帶電。器件上電荷會重新分布，產(chǎn)生感應電場，使柵氧化層上靜電壓超過UGSmax,導致柵氧化層擊穿。造成柵極與體區(qū),或G、S之間短路。柵氧層擊穿(靜電壓>UGSmax=BVGS)3.失效因素：二、安全使用——靜電防護4.防靜電放電失效的方法②.操作人員、操作工具(電烙鐵)等要接地，如戴防靜電腕帶。①.運輸時，將器件柵源短接，裝在抗靜電的袋內，或用鋁箔包裹器件，或將器件管腳插在導電泡沫中，不能裝在塑料盒或塑料袋中。銅環(huán)金屬導線500k~1M返回主頁80§5.5應