1、Dr.Jian Fang,1,版圖設(shè)計(jì)與工藝,方健 微電子與固體電子學(xué)院 2005年7月,Dr.Jian Fang,2,內(nèi)容提綱,微電子技術(shù)發(fā)展動(dòng)態(tài) CMOS工藝和版圖 CMOS設(shè)計(jì)規(guī)則 版圖驗(yàn)證 布局布線算法,Dr.Jian Fang,3,1.微電子技術(shù)發(fā)展動(dòng)態(tài),Dr.Jian Fang,4,規(guī)模,速度,1/功耗,器件: 尺寸減小 新結(jié)構(gòu)器件 新材料 新原理器件 工藝: 工藝精度 工藝兼容 成品率控制 設(shè)計(jì): 布圖 布線,人們對(duì)集成電路的要求,Dr.Jian Fang,5,硅集成電路的技術(shù)現(xiàn)狀和發(fā)展,現(xiàn)今，世界IC特征線寬，批量生產(chǎn)的已達(dá)到018-013m，芯片的集成度達(dá)到108-109量級(jí)

2、，研究成果已提高到01m技術(shù)。預(yù)計(jì)到2006年，單片系統(tǒng)集成芯片將達(dá)到如下指標(biāo)：最小特征尺寸009m、芯片集成度達(dá)2億個(gè)晶體管、芯片面積520mm2、7-8層金屬連線、管腳數(shù)4000個(gè)、工作電壓09-12V、工作頻率2-25GHz，功率160瓦。到2010年，將提高到007m的水平。而硅IC晶片直徑尺寸，2000年-2005年將從200mm轉(zhuǎn)向300mm，2006-2010年又將轉(zhuǎn)向400mm。單片硅集成技術(shù)最小特征尺寸的發(fā)展?fàn)顩r列于表1。,Dr.Jian Fang,6,器件的特征尺寸不斷縮小 自1965年提出摩爾定律近40年來(lái)，集成電路持續(xù)地按此定律增長(zhǎng)，即集成電路中晶體管的數(shù)目每18個(gè)月增

3、加一倍。每2-3年制造技術(shù)更新一代，這是基于柵長(zhǎng)不斷縮小的結(jié)果，器件柵長(zhǎng)的縮小又基本上依照等比例縮小的原則，促進(jìn)其它工藝參數(shù)的提高。預(yù)計(jì)未來(lái)10-15年摩爾定律仍將是集成電路發(fā)展所遵循的一條定律，按此規(guī)律，在21世紀(jì)初集成電路的基本單元CMOS器件將從亞半微米進(jìn)入納米時(shí)代(即器件的柵長(zhǎng)小于100nm，2010年后將小于50nm)。,Dr.Jian Fang,7,系統(tǒng)集成芯片(SOC) 沿著上述持續(xù)縮小尺寸途徑發(fā)展、隨著集成方法學(xué)和微細(xì)加工技術(shù)的持續(xù)成熟，應(yīng)用領(lǐng)域的不斷擴(kuò)大，因此，不同類型的集成電路相互鑲嵌，形成了各種嵌入式系統(tǒng)(Embedded System)和片上系統(tǒng)(System on C

4、hip即SOC)技術(shù)，在實(shí)現(xiàn)從集成電路(IC)到系統(tǒng)集成(IS)過(guò)渡中，“硅知識(shí)產(chǎn)權(quán)(IP)模塊”和“軟、硬件協(xié)同設(shè)計(jì)”技術(shù)興起，可以將一個(gè)電子子系統(tǒng)或整個(gè)電子系統(tǒng)“集成”在一個(gè)硅芯片上，完成信息加工與處理的功能。,Dr.Jian Fang,8,集成系統(tǒng)芯片(SOC)，主要有三個(gè)關(guān)鍵的支持技術(shù)： 軟、硬件的協(xié)同設(shè)計(jì)技術(shù)：面向不同系統(tǒng)的軟件和硬件的功能劃分理論，硬件和軟件更加緊密結(jié)合不僅是SOC的重要特點(diǎn)，也是21世紀(jì)IT業(yè)發(fā)展的一大的趨勢(shì)； IP模塊庫(kù)：IP模塊有三種，即軟核(主要是功能描述)、固核(主要為結(jié)構(gòu)設(shè)計(jì))和硬核(基于工藝的物理設(shè)計(jì)，與工藝相關(guān)，并經(jīng)過(guò)工藝和實(shí)際應(yīng)用考驗(yàn)過(guò)的)。其中以

5、硬核使用價(jià)值最高。CMOS的CPU、DRAM、SRAM、E2PROM和Flash Memory以及A/D、D/A等都可以成為硬核，其中尤以基于超深亞微米的器件模型和電路模擬基礎(chǔ)上在速度與功耗上經(jīng)過(guò)優(yōu)化并有最大工藝容差的模塊最有價(jià)值； 模塊界面間的綜合分析技術(shù)：這主要包括IP模塊間的膠聯(lián)邏輯技術(shù)和IP模塊綜合分析及其實(shí)現(xiàn)技術(shù)等,Dr.Jian Fang,9,微電子與其它學(xué)科結(jié)合，帶動(dòng)一系列交叉學(xué)科及相關(guān)技術(shù)和產(chǎn)業(yè)的發(fā)展 . 由于微細(xì)加工不斷成熟和應(yīng)用領(lǐng)域不斷擴(kuò)大，帶動(dòng)一系列交叉學(xué)科及其有關(guān)技術(shù)的發(fā)展，例如微電子機(jī)械系統(tǒng)(MEMS)、微光電系統(tǒng)(MOES)、DNA芯片、二元光學(xué)、化學(xué)分析芯片以及作

6、為電子科學(xué)和生物科學(xué)結(jié)合的產(chǎn)物生物芯片的研究開發(fā)等都將取得明顯進(jìn)展。,Dr.Jian Fang,10,其技術(shù)突破的關(guān)鍵點(diǎn)有以下幾個(gè)方面,納米級(jí)光刻及微細(xì)加工技術(shù) 器件特征尺寸的縮小，取決于曝光技術(shù)的進(jìn)步，在007m階段，曝光技術(shù)還是一個(gè)問(wèn)題，預(yù)計(jì)再有12年左右時(shí)間可獲突破。在65nm以下是采用Extra UV還是采用電子束的步進(jìn)光刻機(jī)，還正在研究之中。為適應(yīng)技術(shù)的發(fā)展，極限紫外線、X射線、準(zhǔn)分子激光等超微細(xì)圖形曝光技術(shù)等將成為今后幾年主要的工藝技術(shù)而獲得更廣泛的應(yīng)用，先進(jìn)的集群式全自動(dòng)智能化綜合加工系統(tǒng)將成為新一代的IC制造設(shè)備。,Dr.Jian Fang,11,銅互連技術(shù) 銅互連技術(shù)已在01

7、8m和013m技術(shù)代中使用，但是在010m以后，銅互連與低介電常數(shù)絕緣材料共同使用時(shí)的可靠性問(wèn)題還有待研究開發(fā)。,Dr.Jian Fang,12,20nm以下淺結(jié)與摻雜工程技術(shù) 亞50納米半導(dǎo)體器件的器件模型和新型器件結(jié)構(gòu) 工藝集成技術(shù) 為了在一塊芯片上實(shí)現(xiàn)完整的系統(tǒng)，需要各種兼容技術(shù)。包括常規(guī)CMOS 數(shù)字電路與存儲(chǔ)器(如RRPROM、Flash memory、DRAM等)的兼容技術(shù)；CMOS與雙極的兼容技術(shù)；高壓與低壓兼容技術(shù)、數(shù)字與模擬兼容技術(shù)、高頻與低頻兼容技術(shù)等。 設(shè)計(jì)與測(cè)試技術(shù) 在電路設(shè)計(jì)中更重視系統(tǒng)設(shè)計(jì)、IP的開發(fā)與復(fù)用、軟硬件協(xié)同設(shè)計(jì)、先進(jìn)設(shè)計(jì)語(yǔ)言的推廣、設(shè)計(jì)流程與工具的開發(fā)、

8、SOC設(shè)計(jì)平臺(tái)的開發(fā)、低功耗設(shè)計(jì)、可測(cè)性設(shè)計(jì)、可靠性設(shè)計(jì)等。 組裝和封裝技術(shù),Dr.Jian Fang,13,練習(xí)及思考:,當(dāng)前，微電子芯片技術(shù)和其它領(lǐng)域技術(shù)相結(jié)合的典型成功范例主要在哪兩大領(lǐng)域？（2分） 什么是SOC? 其三個(gè)關(guān)鍵支撐技術(shù)是什么? 什么是摩爾定理? 你認(rèn)為摩爾定理是否永遠(yuǎn)有效? 當(dāng)前微細(xì)加工的技術(shù)發(fā)展趨勢(shì)是什么?,Dr.Jian Fang,14,2. CMOS工藝和版圖,Dr.Jian Fang,15,Dr.Jian Fang,16,Dr.Jian Fang,17,Dr.Jian Fang,18,CMOS,CMOS：Complementary Symmetry Metal O

9、xide Semiconductor 互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體特點(diǎn)：低功耗,VSS,VDD,Vo,Vi,CMOS倒相器,PMOS,NMOS,I/O,I/O,VDD,VSS,C,C,CMOS傳輸門,Dr.Jian Fang,19,N-Si,P+,P+,n+,n+,P-阱,D,D,Vo,VG,VSS,S,S,VDD,CMOS倒相器截面圖,CMOS倒相器版圖,Dr.Jian Fang,20,pwell,active,poly,N+ implant,P+ impant,omicontact,metal,A NMOS Example,Dr.Jian Fang,21,pwell,Pwell Active

10、Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,22,Ntype Si,SiO2,光刻膠,MASK Pwell,Dr.Jian Fang,23,Ntype Si,SiO2,光刻膠,光刻膠,MASK Pwell,Dr.Jian Fang,24,Ntype Si,SiO2,光刻膠,光刻膠,SiO2,Dr.Jian Fang,25,Ntype Si,SiO2,SiO2,Pwell,Dr.Jian Fang,26,pwell,Pwell Active Poly N+ implant P+ impant Omicontact Metal,D

11、r.Jian Fang,27,Ntype Si,SiO2,Pwell,SiO2,光刻膠,MASK active,MASK Active,Si3N4,Dr.Jian Fang,28,Ntype Si,SiO2,Pwell,SiO2,光刻膠,光刻膠,MASK active,MASK Active,Si3N4,Dr.Jian Fang,29,Ntype Si,SiO2,Pwell,SiO2,光刻膠,光刻膠,Si3N4,Dr.Jian Fang,30,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,Si3N4,Dr.Jian Fang,31,Ntype Si,SiO2,

12、Pwell,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,Dr.Jian Fang,32,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,Dr.Jian Fang,33,active,pwell,Pwell Active Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,34,Ntype Si,SiO2,Pwell,SiO2,MASK poly,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,光刻膠,Dr.Jian Fang,35,Ntype Si,SiO2,Pwell,SiO2,MASK poly,場(chǎng)氧,場(chǎng)氧,場(chǎng)

13、氧,Pwell,光刻膠,poly,Dr.Jian Fang,36,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,Dr.Jian Fang,37,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,Dr.Jian Fang,38,active,pwell,poly,Pwell Active Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,39,Ntype Si,SiO2,Pwell,SiO2,MASK N+,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,光刻

14、膠,Dr.Jian Fang,40,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,光刻膠,poly,N+ implant,Dr.Jian Fang,41,active,pwell,poly,Pwell Active Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,42,Ntype Si,SiO2,Pwell,SiO2,MASK N+,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,光刻膠,光,Dr.Jian Fang,43,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,p

15、oly,光刻膠,P+ implant,Dr.Jian Fang,44,Ntype Si,SiO2,Pwell,SiO2,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,Dr.Jian Fang,45,active,pwell,poly,P+ impant,N+ implant,Pwell Active Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,46,Ntype Si,SiO2,Pwell,SiO2,MASK Omicontact,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,Dr.Jian Fang,47,active,pwell,pol

16、y,N+ implant,omicontact,Pwell Active Poly N+ implant P+ impant Omicontact Metal,Dr.Jian Fang,48,Ntype Si,SiO2,Pwell,SiO2,MASK metal,場(chǎng)氧,場(chǎng)氧,場(chǎng)氧,Pwell,poly,metal,metal,metal,Dr.Jian Fang,49,版圖識(shí)別,CMOS倒相器版圖,Dr.Jian Fang,50,基本原則: 首先確定較簡(jiǎn)單的, 較容易確定的圖形 再根據(jù)已確定的圖形和未確定圖形的邏輯關(guān)系, 確定其余的圖形.,Dr.Jian Fang,51,接觸孔 接觸孔一般:

17、是最小, 外面有圖形包圍 是矩形 用于金屬和硅的連接 用于金屬和多晶連接,Dr.Jian Fang,52,金屬(metal): 接觸孔外面第一層一般是金屬,多晶(poly) 多晶一般和金屬圖形特點(diǎn)類似, 但一般較短.,Dr.Jian Fang,53,NMOS 對(duì)于標(biāo)準(zhǔn)的 Pwell CMOS工藝而言, NMOS外會(huì)多出一個(gè)圖形:pwell,PMOS,Dr.Jian Fang,54,有源區(qū),Dr.Jian Fang,55,PSD Pimplant,NSD Nimplant,Dr.Jian Fang,56,P管場(chǎng)注 P管溝阻,N管場(chǎng)注 N管溝阻,Pwell,Dr.Jian Fang,57,如圖所示

18、一個(gè)P阱CMOS電路版圖。圖上僅畫出P阱，多晶硅，擴(kuò)散區(qū)，P注入?yún)^(qū)，孔及金屬區(qū)等6層。請(qǐng)由此版圖：（1）提取出以晶體管及其連線表示的電路原理圖。（2）指出各管子的寬長(zhǎng)比。（3）你能否猜出這個(gè)版圖是作什么用的？（4）圖上許多地方均開了一排排的孔，這是干什么用的？（只須一句話講出就可以）（16分）,例1,Dr.Jian Fang,58,孔,金屬,多晶,Dr.Jian Fang,59,Dr.Jian Fang,60,Dr.Jian Fang,61,Dr.Jian Fang,62,Dr.Jian Fang,63,Dr.Jian Fang,64,Dr.Jian Fang,65,Dr.Jian Fang,

19、66,Dr.Jian Fang,67,3. CMOS設(shè)計(jì)規(guī)則,Dr.Jian Fang,68,Dr.Jian Fang,69,Dr.Jian Fang,70,Dr.Jian Fang,71,Dr.Jian Fang,72,Dr.Jian Fang,73,Dr.Jian Fang,74,Dr.Jian Fang,75,Dr.Jian Fang,76,Dr.Jian Fang,77,(5分）版圖設(shè)計(jì)，工藝非常重要，請(qǐng)簡(jiǎn)要說(shuō)明與工藝密切相關(guān)、設(shè)計(jì)人員必須了解的一些工藝參數(shù)。,Dr.Jian Fang,78,請(qǐng)簡(jiǎn)要說(shuō)明CIF，EDIF，GDS的意義及用途。,Dr.Jian Fang,79,Dr.Jia

20、n Fang,80,超大規(guī)模集成電路布圖理論與算法, p32,Dr.Jian Fang,81,相關(guān)的一些簡(jiǎn)單問(wèn)題,寄生效應(yīng) 互聯(lián)問(wèn)題 電阻計(jì)算 電容計(jì)算,Dr.Jian Fang,82,寄生效應(yīng),Dr.Jian Fang,83,Dr.Jian Fang,84,互聯(lián)問(wèn)題,Dr.Jian Fang,85,Dr.Jian Fang,86,Dr.Jian Fang,87,電阻計(jì)算,Dr.Jian Fang,88,Dr.Jian Fang,89,電容計(jì)算,Dr.Jian Fang,90,以P阱CMOS電路結(jié)構(gòu)為例，畫出形成Latch-up效應(yīng)的NPN及PNP晶體管，并說(shuō)明形成Latch-up效應(yīng)的原理。

21、（10分）,Dr.Jian Fang,91,（4分）在亞微米設(shè)計(jì)中，電子遷移是由造成的。它使連線變細(xì)，最終斷開，引起器件失效。 （4分）對(duì)付寄生參數(shù)，經(jīng)常采用的方法有：使用導(dǎo)電性能好的來(lái)代替A1；使用介電常數(shù)的材料來(lái)減小電容；降低以減少晶格散射和電子空穴的離散活動(dòng)；規(guī)劃層數(shù)。,Dr.Jian Fang,92,（5分）在版圖設(shè)計(jì)中，如果用戶要求一些例如圓、環(huán)、橢圓或一些彎頭（兩端尺寸不等）等曲線組成的圖案。我們可以選某些工具在計(jì)算機(jī)顯示器上顯示出來(lái)。若要將此圖送去制版時(shí)，必須轉(zhuǎn)為圖形發(fā)生器能夠接納的格式，為使這些圖形盡可能保持原有形狀，需要較多插值，這在設(shè)計(jì)中如何操作？,Dr.Jian Fang

22、,93,4. 版圖驗(yàn)證,Dr.Jian Fang,94,Dr.Jian Fang,95,版圖驗(yàn)證的主要內(nèi)容有、和等。,Dr.Jian Fang,96,（4分）請(qǐng)用一兩句話說(shuō)明DRC、ERC、LVS、extract的意義及用途。,Dr.Jian Fang,97,5.布局布線算法,Dr.Jian Fang,98,在整個(gè)設(shè)計(jì)過(guò)程中, 版圖(layout)設(shè)計(jì)和稱作物理設(shè)計(jì)(physical design)是其中重要的一環(huán). 在幾十平方毫米硅片上完成線條只有零點(diǎn)幾個(gè)微米的上百萬(wàn)個(gè)器件的整個(gè)電子系統(tǒng)的設(shè)計(jì),只靠手工設(shè)計(jì)是完全不可能的, 必須借用設(shè)計(jì)自動(dòng)化(Design Automation. DA)技術(shù)

23、和工具,Dr.Jian Fang,99,VLSI設(shè)計(jì)流程,系統(tǒng)規(guī)范說(shuō)明 System specification,功能設(shè)計(jì) Function design,邏輯設(shè)計(jì) Logic design,電路設(shè)計(jì) Circuit dsign,物理設(shè)計(jì) Physical Design,設(shè)計(jì)驗(yàn)證 Design verification,制造 Fabrication,封裝和測(cè)試 Package and Test,Dr.Jian Fang,100,布圖設(shè)計(jì)過(guò)程,輸入: 電路元件說(shuō)明和網(wǎng)表 劃分(partition) 布圖規(guī)劃(floorplanning) 布局(placement) 布線(routing) 壓縮(compaction) 輸出: 設(shè)計(jì)好的版圖,Dr.Jian Fang,101,劃分(partition),通常我們把整個(gè)電路劃分成若干個(gè)模塊, 將處理問(wèn)題的規(guī)?？s小. 可以采用分層的模塊劃分. 同層中模塊數(shù)為525為佳,Dr.Jian Fang,102,在布局布線之前的邏輯模擬中，需要估算估算電路的時(shí)間延遲，電路的時(shí)間延遲一般由、和等幾部分構(gòu)成，連線造成的時(shí)間延遲與連線的長(zhǎng)度有關(guān)，而連線的長(zhǎng)度一般由、和決定。,Dr.Jian Fang,103,采用自上而下的設(shè)計(jì)時(shí)，完成模擬、仿真、可測(cè)性等設(shè)計(jì)之后，如果采用ASIC設(shè)計(jì)，其后一個(gè)相當(dāng)關(guān)鍵的步驟是進(jìn)行布局布線設(shè)計(jì)。