1、EDA技術(shù)實用教程,第4章QuartusII應(yīng)用向?qū)?4.1基本設(shè)計流程,4.1.1建立工作庫文件夾和編輯設(shè)計文件,新建一個文件夾,輸入源程序,文件存盤,4.1基本設(shè)計流程,4.1.1建立工作庫文件夾和編輯設(shè)計文件,新建一個文件夾,輸入源程序,文件存盤,4.1基本設(shè)計流程,4.1.2創(chuàng)建工程,打開并建立新工程管理窗口,4.1基本設(shè)計流程,4.1.2創(chuàng)建工程,將設(shè)計文件加入工程中,4.1基本設(shè)計流程,4.1.2創(chuàng)建工程,選擇目標(biāo)芯片,4.1基本設(shè)計流程,4.1.2創(chuàng)建工程,工具設(shè)置,結(jié)束設(shè)置,4.1基本設(shè)計流程,4.1.3編譯前設(shè)置,選擇FPGA目標(biāo)芯片,選擇配置器件的工作方式,4.1基本設(shè)計流

2、程,4.1.3編譯前設(shè)置,選擇配置器件和編程方式,選擇目標(biāo)器件引腳端口狀態(tài),選擇確認(rèn)VHDL語言版本,4.1基本設(shè)計流程,4.1.4全程編譯,4.1基本設(shè)計流程,4.1.5時序仿真,打開波形編輯器,4.1基本設(shè)計流程,4.1.5時序仿真,設(shè)置仿真時間區(qū)域,波形文件存盤,4.1基本設(shè)計流程,4.1.5時序仿真,將工程CNT10的端口信號節(jié)點選入波形編輯器中,4.1基本設(shè)計流程,4.1.5時序仿真,將工程CNT10的端口信號節(jié)點選入波形編輯器中,4.1基本設(shè)計流程,4.1.5時序仿真,編輯輸入波形(輸入激勵信號),4.1基本設(shè)計流程,4.1.5時序仿真,總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置,4.1基本設(shè)計流

3、程,4.1.5時序仿真,總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置,4.1基本設(shè)計流程,4.1.5時序仿真,總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置,4.1基本設(shè)計流程,4.1.5時序仿真,仿真器參數(shù)設(shè)置,4.1基本設(shè)計流程,4.1.5時序仿真,啟動仿真器,觀察仿真結(jié)果,4.1基本設(shè)計流程,4.1.6應(yīng)用RTL電路圖觀察器,4.2引腳設(shè)置與硬件驗證,4.2.1引腳鎖定,4.2引腳設(shè)置與硬件驗證,4.2.1引腳鎖定,4.2引腳設(shè)置與硬件驗證,4.2.1引腳鎖定,4.2引腳設(shè)置與硬件驗證,4.2.1引腳鎖定,4.2引腳設(shè)置與硬件驗證,4.2.2編譯文件下載,4.2引腳設(shè)置與硬件驗證,4.2.2編譯文件下載,4.2引腳設(shè)置與硬件

4、驗證,4.2.2編譯文件下載,4.2引腳設(shè)置與硬件驗證,4.2.3AS模式編程,4.2.4JTAG間接模式編程配置器件,1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件,4.2引腳設(shè)置與硬件驗證,4.2引腳設(shè)置與硬件驗證,4.2引腳設(shè)置與硬件驗證,4.2.4JTAG間接模式編程配置器件,1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件,4.2引腳設(shè)置與硬件驗證,4.2.4JTAG間接模式編程配置器件,2.下載JTAG間接配置文件,4.2引腳設(shè)置與硬件驗證,4.2.5USB-Blaster編程配置器件使用方法,4.2.6其他的鎖定引腳方法,4.2引腳設(shè)置與硬件驗證,4.2.6其他的鎖定引腳方法,4.3嵌入式

5、邏輯分析儀使用方法,1打開SignalTapII編輯窗口,4.3嵌入式邏輯分析儀使用方法,2調(diào)入待測信號,4.3嵌入式邏輯分析儀使用方法,2調(diào)入待測信號,4.3嵌入式邏輯分析儀使用方法,3SignalTapII參數(shù)設(shè)置,4.3嵌入式邏輯分析儀使用方法,4文件存盤,4.3嵌入式邏輯分析儀使用方法,5編譯下載,4.3嵌入式邏輯分析儀使用方法,6啟動SignalTapII進行采樣與分析,4.3嵌入式邏輯分析儀使用方法,6啟動SignalTapII進行采樣與分析,7SignalTapII的其他設(shè)置和控制方法,4.4編輯SignalTapII的觸發(fā)信號,4.4編輯SignalTapII的觸發(fā)信號,4.4

6、編輯SignalTapII的觸發(fā)信號,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,1.為本項工程設(shè)計建立文件夾,2.建立原理圖文件工程和仿真,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,2.建立原理圖文件工程和仿真,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,2.建立原理圖文件工程和仿真,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,2.建立原理圖文件工程和仿真,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,3.將設(shè)計項目設(shè)置成可調(diào)用的元件,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,4.設(shè)計全加器頂層文件,4.5原理圖輸入設(shè)計方法,4.5.1層次化

7、設(shè)計流程,4.設(shè)計全加器頂層文件,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,4.設(shè)計全加器頂層文件,4.5原理圖輸入設(shè)計方法,4.5.1層次化設(shè)計流程,5.將設(shè)計項目進行時序仿真,4.5原理圖輸入設(shè)計方法,4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計,1.計數(shù)器設(shè)計,(1)設(shè)計電路原理圖,(2)建立工程,4.5原理圖輸入設(shè)計方法,(2)建立工程,4.5原理圖輸入設(shè)計方法,(3)系統(tǒng)仿真,(4)生成元件符號,4.5原理圖輸入設(shè)計方法,2.頻率計主結(jié)構(gòu)電路設(shè)計,4.5原理圖輸入設(shè)計方法,2.頻率計主結(jié)構(gòu)電路設(shè)計,4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計,4.5原理圖輸入設(shè)計方法,3.時序控制電路

8、設(shè)計,4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計,4.5原理圖輸入設(shè)計方法,3.時序控制電路設(shè)計,4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計,4.5原理圖輸入設(shè)計方法,4.頂層電路設(shè)計,4.5原理圖輸入設(shè)計方法,4.頂層電路設(shè)計,4.5.2應(yīng)用宏模塊的多層次原理圖設(shè)計,4.5原理圖輸入設(shè)計方法,4.5.374系列宏模塊邏輯功能真值表查詢,4.6keep屬性應(yīng)用,4.6keep屬性應(yīng)用,4.7SignalProbe使用方法,4.8Settings設(shè)置,（1）修改工程設(shè)置。（2）指定HDL設(shè)置。（3）指定時序設(shè)置。（4）指定編譯器設(shè)置。（5）指定仿真器設(shè)置。（6）指定軟件構(gòu)建設(shè)置。（7）指定HardCopy時序設(shè)置。,4.9適配器Fitter設(shè)置,4.10HDL版本設(shè)置及AnalysisUSEIEEE.STD_LOGIC_1164.ALL;ENTITYMUXKISPORT(a1，a2，a3，s0，s1:INSTD_LOGIC;outy:OUTSTD_LOGIC);ENDENTITYMUXK;ARCHITECTUREBHVOFMUXKISCOMPONENTMUX21APORT(a，b，s:INSTD_LOGIC;y:OUTSTD_LOGIC);