1、計算機組成原理,任課教師：石磊 鄭州大學(xué)信息工程學(xué)院計算機系 Email: Tel:教材 白中英，計算機組成原理網(wǎng)絡(luò)版，科學(xué)出版社，2002 參考書 石磊，計算機組成原理第2版, 清華大學(xué)出版社，2006 錢曉捷，微型計算機原理及應(yīng)用, 清華大學(xué)出版社，2006 王愛英,計算機組成與結(jié)構(gòu)第3版, 清華大學(xué)出版社，2001 白中英 鄺堅，計算機組織與結(jié)構(gòu)網(wǎng)絡(luò)版，科學(xué)出版社，2003,第一章 計算機系統(tǒng)概論 第二章 運算方法和運算器 第三章 存儲系統(tǒng) 第四章 指令系統(tǒng) 第五章 中央處理器 第六章 總線系統(tǒng) 第七章 外圍設(shè)備 第八章 輸入輸出系統(tǒng),目錄,第1章教學(xué)要求-1,

2、了解計算機的類型：模擬和數(shù)字，專用和通用，巨型機、大型機、小型機、微型機、單片機 熟悉計算機的硬件組成部件及其作用 掌握主存有關(guān)概念：存儲器地址、存儲單元和存儲容量；位bit、字節(jié)byte、KB、MB、GB 掌握“存儲程序、程序控制”的馮諾依曼計算機的基本思想 區(qū)別操作碼和地址碼（操作數(shù)）、指令字和數(shù)據(jù)字、指令流和數(shù)據(jù)流 理解指令周期（控制器工作周期）：取指、譯碼、執(zhí)行,第1章教學(xué)要求-2,掌握總線、處理器總線和系統(tǒng)總線的概念，熟悉數(shù)據(jù)總線、地址總線和控制總線的功能 理解目的程序、匯編程序、編譯程序的作用，區(qū)別機器語言、匯編語言和高級語言（算法語言） 掌握計算機系統(tǒng)的層次結(jié)構(gòu)、軟件與硬件的邏輯

3、等價性思想,第2章教學(xué)要求-1,掌握數(shù)據(jù)的定點格式，定點整數(shù)的表達范圍，有符號數(shù)和無符號數(shù) 掌握浮點格式的表達，熟悉浮點數(shù)的規(guī)格化，掌握規(guī)格化單精度浮點數(shù)與實數(shù)的相互轉(zhuǎn)換 理解真值和機器數(shù)，掌握定點整數(shù)的補碼、反碼、原碼和移碼表示法 掌握BCD碼、ASCII碼的編碼規(guī)律，理解小端方式和大端方式的存儲特點 區(qū)別漢字輸入編碼、機內(nèi)碼、字模碼和漢字交換碼 理解檢驗碼的作用，掌握奇偶校驗以及檢錯能力,第2章教學(xué)要求-2,理解補碼的加法運算和減法運算規(guī)律 熟悉溢出的概念，理解上溢（正溢）和下溢（負溢）的概念以及符號位檢測方法 了解內(nèi)部總線和外部總線、單向總線和雙向總線的概念 理解浮點加減法的操作過程，了

4、解其中對階、規(guī)格化、舍入處理的作用 熟悉IEEE754標準,第2章教學(xué)要求-3,掌握數(shù)字信號的特點 掌握邏輯與、或、非的邏輯關(guān)系，以及它們的邏輯表達式、真值表、邏輯符號、運算規(guī)則 熟悉與非、或非、異或的邏輯規(guī)律、表達式和邏輯符號 理解邏輯變量、邏輯電路（數(shù)字電路）、邏輯代數(shù)（布爾代數(shù)）的概念 掌握邏輯代數(shù)的基本運算規(guī)則和運算規(guī)律（定律）：交換律、結(jié)合律、分配律、反演定理 熟悉用真值表、邏輯表達式、邏輯電路圖表達邏輯函數(shù)的方法，了解卡諾圖的作用 理解簡單的邏輯化簡方法（最簡與或式）,第2章教學(xué)要求-4,理解門電路、正邏輯和負邏輯的概念，掌握三態(tài)門的特點、用途和電路符號 區(qū)別組合邏輯電路和時序邏輯

5、電路 掌握編碼器、譯碼器、加法器、數(shù)據(jù)選擇器（多路開關(guān)）的作用 熟悉觸發(fā)器的特點、基本RS觸發(fā)器的功能和邏輯符號 理解同步時鐘、高電平有效、低電平有效的含義 掌握D觸發(fā)器的功能和邏輯符號，熟悉電平觸發(fā)和邊沿觸發(fā)的區(qū)別 了解數(shù)碼寄存器、移位寄存器、計數(shù)器、PLD的作用,第3章教學(xué)要求-1,熟悉存儲系統(tǒng)的分級（層次）結(jié)構(gòu)，掌握存儲訪問的局部性原理 理解存儲容量、存取時間、存取周期、存儲器帶寬的概念 了解SRAM、DRAM和NVRAM的特點 掌握SRAM存儲結(jié)構(gòu)與芯片地址引腳和數(shù)據(jù)引腳的關(guān)系 理解位擴展和字擴展的含義和作用，掌握芯片擴展與芯片容量的關(guān)系 了解DRAM的行地址和列地址，理解DRAM的刷

6、新操作和方法 了解ROM芯片的類型和各自特點,第3章教學(xué)要求-2,掌握Cache的功能和基本原理，掌握命中率、平均訪問時間和訪問效率的計算方法 理解Cache的地址映射的作用，掌握全相聯(lián)、直接和組相聯(lián)映射的原理和特點，熟悉Cache中標記（標簽）的作用 理解替換策略的作用，熟悉LRU、LFU和隨機法 理解Cache的寫操作策略，熟悉直寫法（全寫法）和回寫法（寫回法） 掌握虛擬存儲器的功能、物理地址和虛擬（邏輯）地址的概念 熟悉頁式和段式虛擬存儲器的管理和地址轉(zhuǎn)換 理解存儲保護，熟悉存儲區(qū)域和訪問方式保護的思想,第4章教學(xué)要求,了解指令、指令系統(tǒng)、指令格式、操作碼、地址碼、指令助記符的概念 理解

7、尋址方式的含義，區(qū)別指令尋址和數(shù)據(jù)尋址 掌握指令的順序?qū)ぶ泛吞S尋址 掌握數(shù)據(jù)的隱含尋址、立即尋址、寄存器尋址、直接尋址、寄存器間接尋址、寄存器相對（基址）尋址 熟悉堆棧的訪問原理，理解進棧PUSH和出棧POP操作 熟悉指令系統(tǒng)包含的基本指令類型 掌握CISC和RISC的含義，掌握RISC的主要特點,第5章教學(xué)要求-1,熟悉CPU的基本模型和主要寄存器的作用 理解指令周期、CPU周期（機器周期、總線周期）和時鐘周期（T周期）的概念和區(qū)別 了解CLA、ADD、STA和JMP指令在CPU基本模型的執(zhí)行過程 理解微程序控制器和硬布線控制器的實現(xiàn)特點，了解微命令、微操作、微指令和微程序的概念 熟悉并行

8、性的概念和提高并行性的技術(shù)途徑 掌握指令流水線的思想，理解流水CPU的時空圖 掌握資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)的概念,第5章教學(xué)要求-2,掌握SISD、SIMD、MIMD的分類概念，理解多媒體指令的并行處理特點 掌握CPU性能公式以及CPI、MIPS的計算方法,第6章教學(xué)要求,理解內(nèi)部總線、系統(tǒng)總線和I/O總線（芯片總線、內(nèi)總線和外總線）的分類 理解總線的4個方面特性，掌握總線帶寬以及計算 熟悉單總線、雙總線和三總線結(jié)構(gòu) 理解串行傳送和并行傳送的概念，掌握起止式異步通信字符格式 理解總線仲裁的作用，了解集中仲裁和分布仲裁思想 掌握總線同步定時和異步定時（時序）的特點 了解各種總線數(shù)據(jù)傳送模式

9、了解PCI總線、ISA總線、SCSI總線和IEEE1394總線的特點,第7章教學(xué)要求,掌握像素、點距、分辨率、灰度級（彩色深度）、刷新、掃描的概念，以及對顯示效果的影響 理解NRZ、PM、FM、MFM各記錄方式的特點 了解磁面、磁道、磁柱、扇區(qū)的概念，以及磁盤信息的分布特點,第8章教學(xué)要求-1,理解I/O接口的作用，熟悉I/O端口的編址方式 掌握各種外設(shè)管理方式的概念和特點 熟悉查詢傳送方式的過程 理解中斷源、內(nèi)部中斷（異常）和外部中斷的概念 區(qū)別可屏蔽中斷和非屏蔽中斷 掌握可屏蔽中斷傳送方式的過程及其相關(guān)概念 熟悉單級中斷、多級中斷的概念 熟悉IA-32微處理器主要中斷類型，理解向量地址、中

10、斷優(yōu)先權(quán)、中斷嵌套的含義 理解中斷控制器的作用 了解Pentium處理器的中斷機制,第8章教學(xué)要求-2,理解DMA傳送方式的特點，掌握DMA傳送的工作過程 了解CPU暫停、周期挪用、交替訪問的區(qū)別 了解通道的組成結(jié)構(gòu)和類型,期末考試,考試形式 閉卷筆試，120分鐘 考試題型 填空題：12020分 單項選擇題：12020分 對錯判斷題：11010分 簡答題（基本概念、基本原理等）：5420分 應(yīng)用題：10330分 成績計算 考試成績85%+平時成績15%,電子計算機的設(shè)計思想,存儲程序，程序控制 “存儲程序”，是把指令以代碼的形式事先輸入到計算機的主存儲器中，即用記憶數(shù)據(jù)的同 一裝置存儲執(zhí)行運算

11、的命令，這些指令按一定的規(guī)則組成程序 “程序控制”，是當計算機啟動后，程序就會控制計算機按規(guī)定的順序逐條執(zhí)行指令，自動完成預(yù)定的信息處理任務(wù) 馮諾依曼型計算機的設(shè)計思想 存儲程序并按地址順序執(zhí)行,馮諾依曼計算機的基本思想 采用二進制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成； 將程序和數(shù)據(jù)存放在存儲器中，使計算機在工作時從存儲器取出指令加以執(zhí)行，自動完成計算任務(wù)。這就是“存儲程序”和“程序控制”（簡稱存儲程序控制）的概念； 指令的執(zhí)行是順序的，即一般按照指令在存儲器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實現(xiàn)。 計算機由存儲器、運算器、控制器、輸入和輸出設(shè)備五大基本部件組成，規(guī)定了5部分的基本功

12、能,軟件與硬件的邏輯等價性,隨著大規(guī)模集成電路技術(shù)的發(fā)展和軟件硬化的趨勢，計算機系統(tǒng)軟、硬件界限已經(jīng)變得模糊了 任何操作可以由軟件來實現(xiàn)，也可以由硬件來實現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來完成 對于某一功能采用硬件方案還是軟件方案，取決于器件價格、速度、可靠性、存儲容量、變更周期等,軟件的特點 易于實現(xiàn)各種邏輯和運算功能，但是常受到速度指標和軟件容量的制約； 硬件的特點 可以高速實現(xiàn)邏輯和運算功能，但是難以實現(xiàn)復(fù)雜功能或計算，受到控制復(fù)雜性指標的制約。,系統(tǒng)結(jié)構(gòu)、組成與實現(xiàn),計算機系統(tǒng)結(jié)構(gòu)(Computer architecture） 計算機系統(tǒng)的軟件與硬件的界面指令系統(tǒng) 程序員

13、所看到的計算機屬性外特性 計算機組成(Computer organization）組織 計算機系統(tǒng)結(jié)構(gòu)的邏輯實現(xiàn) 計算機實現(xiàn)(Computer implementation） 計算機組成的物理實現(xiàn) 計算機系統(tǒng)的結(jié)構(gòu)，組成，實現(xiàn)是三個完全不同的概念，相互間有著十分密切的依賴關(guān)系和相互的影響。廣義的計算機系統(tǒng)結(jié)構(gòu)即包括經(jīng)典的指令集結(jié)構(gòu)，也包括計算機組成和實現(xiàn)技術(shù)的研究,真值和機器數(shù),真值：現(xiàn)實中真實的數(shù)值 機器數(shù)：計算機中用0和1數(shù)碼組合表達的數(shù)值 定點數(shù)：固定小數(shù)點的位置表達數(shù)值的機器數(shù) 定點整數(shù)：將小數(shù)點固定在機器數(shù)的最右側(cè)表達的整數(shù) 定點小數(shù)：將小數(shù)點固定在機器數(shù)的最左側(cè)表達的小數(shù) 浮點數(shù)：

14、小數(shù)點浮動表達的實數(shù) 無符號數(shù)：只表達0和正整數(shù)的定點整數(shù) 有符號數(shù)：表達負整數(shù)、0和正整數(shù)的定點整數(shù) 符號位需要占用一個位，常用機器數(shù)的最高位 0表示正數(shù)、1表示負數(shù) 具有原碼、反碼、補碼、移碼,定點數(shù)的表示方法,定點表示：約定機器中所有數(shù)據(jù)的小數(shù)點位置是固定不變的。通常將數(shù)據(jù)表示成純小數(shù)或純整數(shù) 定點數(shù)xx0 x1x2xn 在定點機中表示如下(x0表示符號位，0代表正號，1代表負號),定點整數(shù)的小數(shù)點位置,定點小數(shù)的小數(shù)點位置,定點整數(shù)的表示范圍,純整數(shù)的表示范圍為(x1x2xn各位均為0時最?。桓魑痪鶠?時最大，x0為符號位) 0| 2n 1 例如：n8，最大值編碼：11111111 表

15、示： 111111111000000001 281 目前計算機中多采用定點純整數(shù)表示，因此將定點數(shù)表示的運算簡稱為整數(shù)運算,定點小數(shù)的表示范圍,純小數(shù)的表示范圍為(x1x2xn各位均為0時最?。桓魑痪鶠?時最大，x0為符號位) 0|12-n 例如，n8，最大值編碼：0.11111111 表示： 0.11111111 1.00.00000001 1-2-8,浮點數(shù)的表示方法,把一個數(shù)的有效數(shù)字和數(shù)的范圍在計算機的一個存儲單元中分別予以表示 數(shù)的小數(shù)點位置隨比例因子的不同而在一定范圍內(nèi)自由浮動 一個十進制數(shù)可以寫成 10e 一個進制數(shù)可以寫成 e,M尾數(shù) e指數(shù) R基數(shù),數(shù)的科學(xué)表達法,階碼和尾數(shù)

16、,用定點小數(shù)表示，給出有效數(shù)字的位數(shù)決定了浮點數(shù)的表示精度,表達指數(shù)部分 用整數(shù)形式表示，指明小數(shù)點在數(shù)據(jù)中的位置決定浮點數(shù)的表示范圍,早期計算機表達法,32位單精度浮點數(shù),：含階符的階碼，8 位 階碼采用移碼方式來表示正負指數(shù),：1位符號位 0表示正數(shù) 1表示負數(shù),：尾數(shù)，23位小數(shù)表示，小數(shù)點放在尾數(shù)域最前面,IEEE 754標準,64位雙精度浮點數(shù),：含階符的階碼，11位,：1位符號位,：尾數(shù)，52位小數(shù),IEEE 754標準,浮點數(shù)的規(guī)格化,例：156.78=15.678101 = 1.5678102 = 0.15678103=REM,對于二進制數(shù) 1011.1101=0.101111

17、01 2+4 = 10.111101 2+2 = 1.0111101 2+3 （規(guī)格化表示法）= 1.0111101 2+11 （規(guī)格化表示法） =REM,那么，計算機中究竟采用哪種數(shù)據(jù)形式？,多種數(shù)據(jù)形式,二進制數(shù),尾數(shù)最高有效位為1，隱藏，并且隱藏在小數(shù)點的左邊（即：1M2） 32位單精度浮點數(shù)規(guī)格化表示 (-1)s(1.) 2E-127 e127（e127） 64位雙精度浮點數(shù)規(guī)格化表示 (-1)s (1.) 2E-1023 e1023（e1023）,指數(shù)真值e 用偏移碼形式表示為階碼,規(guī)格化表示原則,IEEE 754標準, X(-1)s1.M2e (1.011011)23 1011.0

18、11(11.375)10, 指數(shù)e階碼127 1000 001001111111 00000011=(3)10, 包括隱藏位1的尾數(shù)1.M 1.011011,例1：浮點機器數(shù) (41360000)16，求真值,例2：真值20.59375，求32位單精度浮點數(shù), 分別將整數(shù)和分數(shù)部分轉(zhuǎn)換成二進制數(shù) 20.5937510100.10011, 移動小數(shù)點，使其在第1、2位之間,10100.100111.01001001124,e4,S0,E4+12713110000011,M010010011, 得到32位浮點數(shù)的二進制存儲格式為：,0 100 0001 1010 0100 1100 0000 00

19、00 0000 (41A4C000)16,E1（0000 0001）254（1111 1110） e-126+127 表達的數(shù)據(jù)范圍（絕對值）： 最小值： e-126，M0（1.M1） 十進制表達：2-1261.1810-38 最大值： e127，M111（23個1） 1.M1.111 （23個1） 22-23 十進制表達：（22-23）2127 221273.401038,32位單精度規(guī)格化浮點數(shù),IEEE 754標準,E12046 e-1022+1023 表達的數(shù)據(jù)范圍（絕對值） ： 最小值： e-1022，M0（1.M1） 十進制表達：2-10222.2310-308 最大值： e102

20、3，M111（52個1） 1.M1.111 （52個1） 22-52 十進制表達：（22-52）21023 221023 1.7910308,64位雙精度規(guī)格化浮點數(shù),IEEE 754標準,真值0的機器數(shù)（機器零） 階碼E0，尾數(shù)M0 正0：S0，負0：S1 非規(guī)格化浮點數(shù)：階碼E0，尾數(shù)M0 規(guī)格化浮點數(shù)：階碼E1254（11111110） 無窮大的機器數(shù) 階碼E全1（11111111） ，尾數(shù)M0 ：S0，：S1 NaN（not a number，不是一個數(shù)） 階碼E全1（11111111） ，尾數(shù)M0 用來通知異常情況,IEEE 754標準,32位單精度浮點數(shù),數(shù)的機器碼表示,正數(shù)的原碼

21、、反碼、補碼等于真值，只有負數(shù)才分別有不同的表示方法 采用補碼，減法運算可以用加法運算實現(xiàn)，節(jié)省硬件，目前機器中廣泛采用補碼表示法 有些機器用原碼進行存儲和傳送，運算時改用補碼 有些機器做加減法時用補碼，做乘除法時用原碼 移碼表示法主要用于表示浮點數(shù)的階碼，可以直接比較大小。表示范圍和補碼相同，只有最高位相反,表2.1 ASCII字符編碼表,0-3位,4-7位,漢字的表示方法,漢字的輸入編碼、交換碼、漢字內(nèi)碼、字模碼是計算機中用于輸入、內(nèi)部處理、交換、輸出四種不同用途的編碼，不要混為一談,字符代碼化（輸入）,校驗碼,校驗碼：能夠發(fā)現(xiàn)甚至糾正信息傳輸或存儲過程中出現(xiàn)錯誤的編碼 檢錯碼：僅能檢測出

22、錯誤的編碼 糾錯碼：能夠發(fā)現(xiàn)并糾正錯誤的編碼 最簡單且應(yīng)用廣泛的檢錯碼：奇偶校驗碼 奇校驗：使包括校驗位在內(nèi)的數(shù)據(jù)中為“1”的個數(shù)恒為奇數(shù) 偶校驗：使包括校驗位在內(nèi)的數(shù)據(jù)中為“1”的個數(shù)恒為偶數(shù)（包括0） 只能檢測出奇數(shù)個位出錯的情況，不能糾錯,計算機的數(shù)據(jù)表示,整數(shù)編碼 定點數(shù)，無符號數(shù)，有符號數(shù)（補碼），BCD 實數(shù)編碼 浮點數(shù)，單精度，雙精度，規(guī)格化 字符編碼：ASCII碼 漢字編碼 輸入碼，機內(nèi)碼，交換碼，字形碼 國際字符編碼：Unicode,編碼：用文字、符號或者數(shù)碼來表示某種信息（數(shù)值、語言、操作指令、狀態(tài)）的過程,2.2.3 溢出概念與檢驗方法,兩個正數(shù)相加,結(jié)果為負（即：大于機

23、器所能表示的最大正數(shù)）,稱為上溢。 兩個負數(shù)相加,結(jié)果為正（即：小于機器所能表示的最小負數(shù)),稱為下溢。 運算出現(xiàn)溢出，結(jié)果就是錯誤的,進一步結(jié)論： 當最高有效位產(chǎn)生進位而符號位無進位時,產(chǎn)生上溢； 當最高有效位無進位而符號位有進位時,產(chǎn)生下溢。,產(chǎn)生“溢出”的原因： 分析可知，當最高有效數(shù)值位的運算進位與符號位的運算進位不一致時，將產(chǎn)生運算“溢出”,“溢出”檢測方法：,為了判斷“溢出”是否發(fā)生,可采用兩種檢測的方法。 第一種方法：采用雙符號位法, 稱為“變形補碼”或“模4補碼”,可使模2補碼所能表示的數(shù)的范圍擴大一倍,第二種溢出檢測方法：采用“單符號位法”。 當最高有效位產(chǎn)生進位而符號位無進

24、位時,產(chǎn)生上溢； 當最高有效位無進位而符號位有進位時,產(chǎn)生下溢。 故：溢出邏輯表達式為： VCfCo 其中: Cf為符號位產(chǎn)生的進位,Co為最高有效位產(chǎn)生的 進位。（顯然：此邏輯關(guān)系可用異或門方便地實現(xiàn)） 在定點機中，當運算結(jié)果發(fā)生溢出時,機器通過邏 輯電路自動檢查出溢出故障,并進行中斷處理。,2.2.4 基本的二進制加法/減法器,在計算機中完成兩個二進制數(shù)相加的基本加法器有半加器和全加器。半加器在完成兩數(shù)相加時，不需要考慮低位進位。全加器用來完成兩個二進制數(shù)相加，并且同時考慮低位的進位，即全加器完成三個一位數(shù)相加的功能。 設(shè)： Ai表示被加數(shù)的第i位 Bi表示加數(shù)的第i位 Ci為第i-1位向

25、第i位產(chǎn)生的進位 Ci+1為第i位向第i+1位產(chǎn)生的進位 Si為第i位產(chǎn)生的和 則全加器以Ai、Bi、Ci為輸入，以Ci+1、Si為輸出構(gòu)成一個邏輯圖。,2.2.4 基本的二進制加法/減法器,2.2.4 基本的二進制加法/減法器,全加器的表達式為： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器內(nèi)部邏輯圖,加法運算及其加速方法,IEEE754標準的舍入處理,就近舍入 就是通常所說的“四舍五入” 多余位：10010 向最低有效位進位 多余位：01111 截尾 多余位：10000 最低有效位為0：截尾；最低有效位為1，進位 朝0舍入 朝數(shù)軸原點方向舍入（

26、截尾） 朝舍入 對正數(shù)，只要多余位不全為0，則向最低有效位進1；對負數(shù)，則是截尾 朝舍入 對正數(shù)，截尾；對負數(shù)，只要多余位不全為0，則向最低有效位進1,數(shù)字與邏輯 (Digital 分配律,=A +A(B+C)+BC ; 結(jié)合律 , AA=A,=A(1+B+C)+BC ; 結(jié)合律,=A 1+BC ; 1+B+C=1,=A+BC ; A 1=1,=左邊,四、吸收規(guī)則,1.原變量的吸收：,A+AB=A,證明：,A+AB=A(1+B)=A1=A,利用運算規(guī)則可以對邏輯式進行化簡。,例如：,吸收是指吸收多余（冗余）項，多余（冗余）因子被取消、去掉 被消化了。,長中含短，留下短。,2.反變量的吸收：,證

27、明：,例如：,長中含反，去掉反。,字母上面沒有非運算符的叫做原變量 有非運算符的叫做反變量,五、反演定理,可以用列真值表的方法證明：,德 摩根 (De Morgan)定理：,反演定理內(nèi)容：將函數(shù)式 F 中所有的,變量與常數(shù)均取反,（求反運算）,互補運算,1.運算順序：先括號 再乘法 后加法。,2.不是一個變量上的反號不動。,注意:,用處：實現(xiàn)互補運算（求反運算）。,新表達式：F,顯然：,(變換時，原函數(shù)運算的先后順序不變),(反函數(shù)，補函數(shù)),邏輯函數(shù)的表示法,四種表示方法,邏輯代數(shù)式 (邏輯表示式, 邏輯函數(shù)式),邏輯電路圖:,卡諾圖,真值表：將邏輯函數(shù)輸入變量取值的不同組合與所對應(yīng)的輸出變

28、量值用列表的方式一一對應(yīng)列出的表格。,將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。 n個變量可以有2n個輸入狀態(tài)。,真值表,列真值表的方法： 一般按二進制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。,邏輯函數(shù)式,邏輯代數(shù)式：把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式。也稱為邏輯函數(shù)式，通常采用“與或”的形式。,例：,與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同的狀態(tài)，沒有數(shù)量的含義。,一個邏輯函數(shù)的表達式可以有與或表達式、或與表達式、與非-與非表達式、或非-或非表達式、與或非表達式5種表示形式,一種形式的函數(shù)表

29、達式相應(yīng)于一種邏輯電路。盡管一個邏輯函數(shù)表達式的各種表示形式不同，但邏輯功能是相同的,邏輯函數(shù)的標準形式,邏輯函數(shù)可以表示為最小項之和的形式（與或表達式）或者最大項之積的形式（或與表達式） 應(yīng)用最多的是最小項之和的形式，也叫最小項標準式。 最小項也是卡諾圖化簡的基礎(chǔ)。,BACK,最小項(MinTerm),邏輯函數(shù)有n個變量，由它們組成的具有n個變量的乘積項中，每個變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，這個乘積項為最小項。N個變量有2n個最小項。 例如：n=3，對A、B、C，有8個最小項,最小項(續(xù)),對任意最小項，只有一組變量取值使它的值為1，其他取值使該最小項為0 為方便起見，將最小項

30、表示為mi n=3的8個最小項為：,最小項(續(xù)),任何邏輯函數(shù)均可表示為唯一的一組最小項之和的形式，稱為標準的與或表達式 某一最小項不是包含在F的原函數(shù)中，就是包含在F的反函數(shù)中 例：,最大項(MaxTerm),n個變量組成的或項，每個變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，則稱這個或項為最大項 例如：n=3的最大項為,最大項(續(xù)),對任意一個最大項，只有一組變量取值使它的值為0，而變量的其他取值使該項為1 將最大項記作Mi 任何一個邏輯函數(shù)均可表示為唯一的一組最大項之積，稱為標準的或與表達式 n個變量全體最大項之積必為“0” 某個最大項不是含在F的原函數(shù)中，就是在F的反函數(shù)中,最大項(續(xù)

31、),例如：,BACK,基本 RS 觸發(fā)器,反饋,反饋,正是由于引入反饋，才使電路具有記憶功能 !,輸入RD=0, SD=1時,若原狀態(tài)：,1,1,0,0,1,0,1,0,輸出仍保持：,若原狀態(tài)：,0,1,1,1,1,0,1,0,輸出變?yōu)椋?置“0”！,輸入RD=1, SD=0時,若原狀態(tài)：,1,0,1,0,1,0,0,1,輸出變?yōu)椋?若原狀態(tài)：,0,0,1,1,0,1,0,1,輸出保持：,置“1” ！,輸入RD=1, SD=1時,若原狀態(tài)：,1,0,1,1,1,0,0,1,輸出保持原狀態(tài)：,若原狀態(tài)：,1,1,0,1,1,0,輸出保持原狀態(tài)：,保持！,輸入RD=0, SD=0時,輸出：全是1,

32、注意：當RD、SD同時由0變?yōu)?時，翻轉(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。因此，該狀態(tài)為不定狀態(tài)。,基本觸發(fā)器的功能表,1. 觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補。一般定義Q為觸發(fā)器的狀態(tài)。,2. 在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負脈沖，使Q1，SD稱為“置位”或“置1”端。RD端加入負脈沖，使Q0，RD稱為“復(fù)位”或“清0”端。,小 結(jié),3.1.1 存儲器分類,半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器 磁表面存儲器：用磁性材料做成的存儲器, 按存儲介質(zhì)分, 按存儲器的讀寫功能分：ROM，RAM 按信息的可保存性分：非永久記憶，永

33、久記憶 按在計算機系統(tǒng)中的作用分：主存、輔存、高速緩存、控制存儲器,3.1.3 主存儲器的技術(shù)指標,存儲容量 主存存儲容量：以字節(jié)B（Byte）為基本單位 半導(dǎo)體存儲器芯片：以位b （Bit）為基本單位 存儲容量以2101024規(guī)律表達KB，MB，GB和TB 廠商常以1031000規(guī)律表達KB，MB，GB和TB 存取時間（訪問時間） 發(fā)出讀/寫命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時間 存取周期 兩次存儲器訪問所允許的最小時間間隔 存取周期大于等于存取時間 存儲器帶寬（數(shù)據(jù)傳輸速率） 單位時間里存儲器所存取的信息量,CPU對存儲器進行讀/寫操作，首先由地址總線給出地址信號，然后要對存儲器發(fā)出讀操作或?qū)?/p>

34、操作的控制信號，最后在數(shù)據(jù)總線上進行信息交流。所以，存儲器與CPU之間，要完成: 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接。 存儲器芯片的容量是有限的,為了滿足實際存儲器的容量要求，需要對存儲器進行擴展。,存儲器與CPU連接,位擴展法：只加長每個存儲單元的字長，而不增加存儲單元的數(shù)量,演示,字擴展法：僅增加存儲單元的數(shù)量，而各單元的位數(shù)不變,演示,字位同時擴展法：既增加存儲單元的數(shù)量，也加長各單元的位數(shù),存儲器系統(tǒng)的存儲容量： MN位 使用芯片的存儲容量：LK位(LM，KN) 需要存儲器芯片個數(shù)：(MN)/(LK) 例： 利用2K4位的存儲芯片，組成16K8位的存儲器，共需要多少塊芯片？

35、解：（16K8）/（2K4）8216 即：共需16塊芯片。(既需要位擴展，又需要字擴展） 又例：利用1K4位的存儲芯片，組成2K8位的存儲器，共需要芯片數(shù)： （2K8）/（1K4）= 22=4,字、位同時擴展法:,刷新周期 從上次對整個存儲器刷新結(jié)束時刻，到本次對整個存儲器完成全部刷新一遍為止的時間間隔 一般為2ms，4ms或8ms 刷新方式 集中式 分散式 異步式,刷新方式,3.4 高速存儲器,3.4.1 雙端口存儲器 同一個存儲器具有兩組相互獨立的讀寫控制線路,提供了兩個相互獨立的端口，都可以對存儲器中任何位置上的數(shù)據(jù)進行獨立的存取操作 3.4.2 多模塊交叉存儲器 每個模塊各自以等同的方

36、式與CPU傳送信息。 連續(xù)地址分布在相鄰的模塊，對連續(xù)字的成塊傳送可以重疊進行實現(xiàn)流水線并行存取 3.4.3 相聯(lián)存儲器 按內(nèi)容尋址的存儲器 把存儲單元所存內(nèi)容的某一部分作為檢索項，去檢索該存儲器，并對存儲器中與該檢索項符合的存儲單元內(nèi)容進行讀出或?qū)懭?多體交叉存儲器,方案一：順序方式 (a) 主存地址被分成高n位和低m位，高位（n）表示模塊號，低位（m位）表示塊內(nèi)地址； (b) 在一個模塊內(nèi)，程序是從低位地址連續(xù)存放； (c) 對連續(xù)單元存取，一般僅對一個模塊操作 (d) 特點： 多模塊并行工作 易擴充容量 故障局部性。,多體交叉存儲器,多體交叉存儲器,方案二：交叉方式 (a) 主存地址被分

37、成高n位和低m位，低位（m位）表示模塊號，高位（n）表示塊內(nèi)地址； (b) 各模塊間采用多模塊交叉編址； (c) 對連續(xù)單元存取，則多個模塊并行工作 (d) 特點： 多模塊并行工作，速度快 不易擴展 故障全局性。,多體交叉存儲器,3.5Cache存儲器,Cache: a safe place for hiding or storing things.,在相對容量較大而速度較慢的主存與高速處理器之間設(shè)置的少量但快速的存儲器 主要目的：提高存儲器速度 為追求高速，包括管理在內(nèi)的全部功能由硬件實現(xiàn),3.5.1 Cache基本原理,CPU與cache之間的數(shù)據(jù)交換以字(字節(jié))為單位 Cache與主存間

38、的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位 一個塊(Block)由若干字組成,Cache的讀操作,高速命中(Hit)：微處理器讀取主存的內(nèi)容已包含在Cache中，可以直接讀取Cache，不用訪問主存,高速失效(Miss)、缺失、未命中：微處理器讀取主存的內(nèi)容不在Cache中，需要訪問主存讀取一個數(shù)據(jù)塊,Cache的工作原理,1、Cache以塊為單位進行操作 2、當CPU發(fā)出訪內(nèi)操作請求后，首先由Cache控制器判斷當前請求的字是否在Cache中，若在，叫命中，否則，不命中 3、 若命中： 若是“讀”請求，則直接對Cache讀，與主存無關(guān) 若是“寫”請求： Cache單元與主存單元同時寫（Write throug

39、h寫） 只更新Cache單元并加標記，移出時修改主存（寫回Copy back） 只寫入主存，并在Cache中加標記，下次從MM讀出，保證正確。 4、未命中時： 若是“讀”請求，則從主存讀出所需字送CPU，且把含該字的一塊送Cache，稱“裝入通過”，若Cache已滿，置換算法； 若是“寫”請求，直接寫入主存。,Cache的命中率,命中率（Hit Rate）：高速命中的概率,cache/主存系統(tǒng)的平均訪問時間ta： ta=htc+(1-h)tm tc命中時的cache訪問時間 tm未命中時的主存訪問時間,h命中率 Nccache完成存取的總次數(shù) Nm主存完成存取的總次數(shù),設(shè)r=tm/tc表示主存

40、慢于cache的倍率,=,Cache的訪問效率e,【例5】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3% ta=tc/e=50ns/0.833=60ns 或者，ta=htc+(1-h)tm=60ns,Cache結(jié)構(gòu),Cache的數(shù)據(jù)塊稱為行（線Line，槽Sl

41、ot） 用Li表示，其中i=0,1,m-1，共有m=2r行 主存的數(shù)據(jù)塊稱為塊（Block） 用Bj表示，其中j=0,1,n-1，共有n=2s塊 行與塊是等長的，包含k=2w個主存字 字是CPU每次訪問存儲器時可存取的最小單位 Cache由數(shù)據(jù)存儲器和標簽存儲器組成 數(shù)據(jù)存儲器：高速緩存主存數(shù)據(jù) 標簽存儲器：保存數(shù)據(jù)所在主存的地址信息,3.5.2 主存與Cache的地址映射,Cache通過地址映射(mapping)的方法確定主存塊與Cache行之間的對應(yīng)關(guān)系，確定一個主存塊應(yīng)該存放到哪個Cache行中 全相聯(lián)映射(fully associative mapping) 可以將一個主存塊存儲到任意

42、一個Cache行 直接映射(direct mapping) 將一個主存塊存儲到唯一的一個Cache行 組相聯(lián)映射(set associative mapping) 可以將一個主存塊存儲到唯一的一個Cache組中任意一個行,直接映射、2/4/8路組相聯(lián)映射使用較多,全相聯(lián)映射,優(yōu)點：命中率較高，Cache的存儲空間利用率高 缺點：線路復(fù)雜，成本高，速度低,直接映射,優(yōu)點：硬件簡單，容易實現(xiàn) 缺點：命中率低， Cache的存儲空間利用率低,組相聯(lián)映射,組間采用直接映射，組內(nèi)為全相聯(lián) 硬件較簡單，速度較快，命中率較高,3.5.3 替換策略,替換問題 新主存塊要進入Cache，決定替換哪個原主存塊 直

43、接映射，只能替換唯一的一個Cache行 全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法） 1. 最不常用(LFU: least-frequently used) 替換使用次數(shù)最少的塊 2. 最近最少使用法(LRU: least-recently used) 本指替換近期最少使用的塊，實際實現(xiàn)的是替換最久沒有被使用的塊 3. 隨機法(random) 隨意選擇被替換的塊，不依賴以前的使用情況,3.6 虛擬存儲器,虛擬存儲器： 在主存-外存層次間 借助于磁盤輔助存儲器實現(xiàn) 由系統(tǒng)軟件和輔助硬件管理 以透明方式提供給用戶 一個比實際主存空間大得多的程序地址空間 作用：擴大主存容量，提高輔存訪問速度，有效管理存

44、儲系統(tǒng),虛擬：利用其他部件實現(xiàn)的本來不存在的事物或?qū)傩?透明：本來存在的事物或?qū)傩?，從某種角度看似乎不存在,3.6.1 虛擬存儲器的基本概念,物理地址（實地址）：（對應(yīng)主存物理空間）由CPU地址引腳送出，用于訪問主存的地址 虛擬地址（虛地址）：（對應(yīng)主存邏輯空間）由編譯程序生成的，是程序的邏輯地址 CPU理解虛擬地址，并將其轉(zhuǎn)換成物理地址,主存-外存層次的基本信息傳送單位 段：按程序邏輯劃分為可變長的塊，稱為段 頁：機械地劃分為大小相同的塊，稱為頁面 段頁：程序按模塊分段，段內(nèi)分頁,段式管理：把主存按段分配的存儲管理方式 優(yōu)點：段的界線分明，段易于編譯、管理、修改和保護，便于多道程序共享 缺點

45、：段的長度各不相同，主存空間分配麻煩 頁式管理：以定長頁面進行存儲管理的方式 優(yōu)點：頁的起點和終點地址固定,方便造頁表,新頁調(diào)入主存也很容易掌握，比段式空間浪費小 缺點：處理、保護和共享都不及段式來得方便 段頁式管理：分段和分頁相結(jié)合的存儲管理方式 優(yōu)點：綜合段式和頁式管理方式的特點 缺點：需要多次查表過程,虛擬存儲器的管理,3.6.2 頁式虛擬存儲器,邏輯頁：頁式虛擬存儲系統(tǒng)中，虛擬空間分成頁； 物理頁：主存空間也分成同樣大小的頁。 虛存地址分為兩個字段：高字段為邏輯頁號，低字段為頁內(nèi)行地址。 實存地址也分兩個字段：高字段為物理頁號，低字段為頁內(nèi)行地址。,頁式管理的地址變換：用頁表,快表與慢

46、表,3.6.3 段式虛擬存儲器,段式管理的地址變換：用段表,3.6.4 段頁式虛擬存儲器,3.7 存儲保護,多個程序同時存在于存儲器中，需要保護 存儲區(qū)域保護： 界限保護 頁表和段表保護 鍵式保護 環(huán)狀保護 訪問方式保護： 設(shè)置訪問權(quán)限：讀R、寫W、執(zhí)行E的組合 特權(quán)保護,4.1指令系統(tǒng)的發(fā)展與性能要求,指令系統(tǒng)決定了計算機的基本功能，指令系統(tǒng)的設(shè)計是計算機系統(tǒng)設(shè)計的一個核心問題。它不僅與計算機的硬件設(shè)計緊密相關(guān)，而且直接影響到系統(tǒng)軟件設(shè)計的難易程度。 完善的計算機的指令系統(tǒng)應(yīng)具備： 1、完備性：一臺計算機中最基本的、必不可少的指令構(gòu)成了指令系統(tǒng)的完備性。 2、有效性：指利用該指令系統(tǒng)所提供的

47、指令編制的程序能夠產(chǎn)生高效率。高效率主要表現(xiàn)在空間和時間方面，即占用存儲空間小、執(zhí)行速度快。 3、規(guī)整性：指令操作的對稱性和勻齊性，指令格式與數(shù)據(jù)格式的一致性。 （1）對稱性：在指令系統(tǒng)中，所有寄存器和存儲單元都可同等對待，這對簡化程序設(shè)計，提高程序的可讀性非常有用。 （2）勻齊性：是指一種操作性質(zhì)的指令可以支持各種數(shù)據(jù)類型。 （3）指令的格式與數(shù)據(jù)格式的一致性：指令長度與數(shù)據(jù)長度有一定關(guān)系，以方便存取和處理。 4、兼容性：兼容性一般是指計算機的體系結(jié)構(gòu)設(shè)計基本相同，機器之間具有相同的基本結(jié)構(gòu)、數(shù)據(jù)表示和共同的基本指令集合。,例1 分析指令格式的特點,單字長二地址指令 操作碼字段OP長度為7位

48、，可指定128條指令 源寄存器和目標寄存器都是通用寄存器（可分別指定16個）。兩個操作數(shù)均在寄存器中，所以是寄存器寄存器型指令 這種指令結(jié)構(gòu)常用于算術(shù)邏輯運算類指令,例2 分析指令格式的特點,雙字長二地址指令，用于訪問存儲器 操作碼字段OP為6位，可以指定64種操作 一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由變址寄存器和位移量決定）,所以是寄存器存儲器型指令,常用數(shù)據(jù)尋址方式,隱含尋址：在指令中不明顯地給出操作數(shù)的地址 寄存器尋址：指令中給出的操作數(shù)地址不是內(nèi)存的地址單元號，而是通用寄存器的編號。即操作數(shù)不放在內(nèi)存中，而是放在通用寄存器中 立即尋址：指令的地址字段指出的不是操

49、作數(shù)的地址，而直接是操作數(shù)本身 直接尋址：在指令格式的地址字段中，直接給出操作數(shù)在內(nèi)存的地址 寄存器間接尋址：指令中指定的寄存器中的內(nèi)容不是操作數(shù)，而是操作數(shù)的地址 基址(寄存器相對)尋址：基址寄存器的內(nèi)容加上指令中給定的形式地址(偏移量)，形成操作數(shù)的有效地址,尋址方式總結(jié),4.5.1 指令的分類,數(shù)據(jù)傳送指令 實現(xiàn)主存與寄存器之間、寄存器與寄存器之間或立即數(shù)到寄存器和主存的數(shù)據(jù)傳送 算術(shù)運算指令 實現(xiàn)加、減、乘、除等運算的指令 邏輯運算指令 實現(xiàn)邏輯與、或、非、異或，以及移位等操作的指令 程序控制轉(zhuǎn)移指令 無條件轉(zhuǎn)移指令、有條件轉(zhuǎn)移指令、子程序調(diào)用和返回指令等 輸入輸出指令 CPU與外設(shè)之

50、間傳送數(shù)據(jù)的指令,5.1.1 CPU的功能, 指令控制 保證機器按程序規(guī)定的順序取出執(zhí)行, 操作控制 CPU產(chǎn)生每條指令所對應(yīng)的操作信號，并把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進行動作, 時間控制 對各種操作的實施時間進行定時, 數(shù)據(jù)加工 對數(shù)據(jù)進行算術(shù)運算和邏輯運算處理,5.1.2 CPU的基本組成,控制器完成對整個計算機系統(tǒng)操作的協(xié)調(diào)與指揮。 (1) 控制機器從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置； (2) 對指令進行譯碼，并產(chǎn)生相應(yīng)的操作控制信號，送往相應(yīng)的部件，啟動規(guī)定的動作； (3) 指揮并控制CPU、內(nèi)存與輸入/輸出（I/O）設(shè)備之間數(shù)據(jù)流動的方

51、向 運算器是數(shù)據(jù)加工處理部件，所進行的全部操作由控制器發(fā)出的控制信號指揮 (1)執(zhí)行所有的算術(shù)運算； (2)執(zhí)行所有的邏輯運算，并進行邏輯測試,CPU的基本模型,5.1.3CPU中的主要寄存器,數(shù)據(jù)緩沖寄存器（DR） 暫時存放由內(nèi)存讀出或?qū)懭氲闹噶罨驍?shù)據(jù)字 指令寄存器（IR） 保存當前正在執(zhí)行的一條指令 程序計數(shù)器（PC） 確定下一條指令的地址 地址寄存器（AR） 保存當前CPU所訪問的內(nèi)存單元的地址 累加寄存器（AC） 最常使用的一個通用寄存器 狀態(tài)條件寄存器（PSW） 保存由算術(shù)和邏輯指令的結(jié)果建立的各種條件碼,5.2 指令周期,讀取指令 指令地址送入主存地址寄存器 讀主存，讀出內(nèi)容送入指

52、定的寄存器 分析指令 按指令規(guī)定內(nèi)容執(zhí)行指令 不同指令的操作步驟數(shù) 和具體操作內(nèi)容差異很大 檢查有無中斷請求 若無，則轉(zhuǎn)入下一條指令的執(zhí)行過程,形成下一條指令地址,指令的執(zhí)行過程,5.3.1時序信號的作用和體制,計算機的協(xié)調(diào)動作需要時間標志，而且需要采用多級時序體制。而時間標志則用時序信號來體現(xiàn)。 硬布線控制器中，時序信號往往采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級體制。 主狀態(tài)周期（指令周期）：包含若干個節(jié)拍周期，可以用一個觸發(fā)器的狀態(tài)持續(xù)時間來表示 節(jié)拍電位（機器周期）：表示一個CPU 周期的時間，包含若干個節(jié)拍脈沖 節(jié)拍脈沖（時鐘周期）：表示較小的時間單位 微程序控制器中，時序信號則一般采

53、用節(jié)拍電位-節(jié)拍脈沖二級體制。,節(jié)拍脈沖,節(jié)拍電位1,主狀態(tài)周期,節(jié)拍電位2,主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖,數(shù)據(jù)準備好后，以電位的方式送觸發(fā)器 控制信號來到后，用一個脈沖信號把數(shù)據(jù)裝入觸發(fā)器,數(shù)據(jù)：電位,控制信號：脈沖,節(jié)拍電位-節(jié)拍脈沖,5.3.3控制方式,控制不同操作序列時序信號的方法,1. 同步控制方式 已定的指令在執(zhí)行時所需的CPU周期（機器周期）數(shù)和時鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令 2. 異步控制方式 控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完成操作后發(fā)“回答”信號，再開始新的操作 3. 聯(lián)合控制方式 同步控制和異步控制相結(jié)合的方式,5.8.1

54、并行處理技術(shù),并行性（Parallelism）： 在同一時刻或是同一時間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不相同的工作 同時性（Simultaneity）：同一時刻發(fā)生的并行性 并發(fā)性（Concurrency）：同一個時間間隔內(nèi)發(fā)生的并行性 并行性的等級 指令內(nèi)部并行：微操作之間 指令級并行（ILP：Instruction Level Parallel） 線程級并行（TLP：Thread Level Parallel ） 程序級并行 系統(tǒng)級并行：分布式系統(tǒng)、多機系統(tǒng)、機群系統(tǒng),提高并行性的技術(shù)途徑,時間重疊（Time-interleaving）時間并行 多個過程在時間上相互錯開，輪流重疊地使用

55、同一套硬件設(shè)備的各個部分 資源重復(fù)（Resource-replication）空間并行 通過重復(fù)設(shè)置資源（尤其是硬件資源），提高性能 資源共享（Resource-sharing） 使多個任務(wù)按一定時間順序輪流使用同一套硬件設(shè)備 單機系統(tǒng)中并行性的發(fā)展9.1.3 指令流水線，部件冗余，分時系統(tǒng) 多機系統(tǒng)中并行性的發(fā)展9.1.4 多機系統(tǒng) 耦合度：松散耦合、緊密耦合,流水線的特點,流水線實際上是把一個功能部件分解成多個獨立的子功能部件（一個任務(wù)也就分成了幾個子任務(wù)，每個子任務(wù)由一個子功能部件完成），并依靠多個子功能部件并行工作來縮短所有任務(wù)的執(zhí)行時間 流水線有助于提高整個程序（所有任務(wù)）的吞吐率，

56、但并沒有減少每個指令（任務(wù)）的執(zhí)行時間 流水線各個功能段所需時間應(yīng)盡量相等。否則，時間長的功能段將成為流水線的“瓶頸”，會造成流水線的“阻塞”（Stall） 流水線開始需要“通過時間” (Fill)和最后需要“排空時間”(Drain)。流水線只有處理連續(xù)不斷的任務(wù)才能發(fā)揮其效率,5.8.3 流水線中的主要問題,流水線中存在一些相關(guān)(沖突、冒險Hazard，相關(guān)、依賴Dependence，競爭Competition)的情況，它使得下一條指令無法在設(shè)計的時鐘周期內(nèi)執(zhí)行。這些相關(guān)將降低流水線性能 主要有三種類型的相關(guān)（沖突） 結(jié)構(gòu)相關(guān)（資源沖突）：當指令重疊執(zhí)行過程中，硬件資源滿足不了指令重疊執(zhí)行的

57、要求 數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突） ：在同時執(zhí)行的多條指令中，一條指令依賴前一條指令的執(zhí)行結(jié)果(數(shù)據(jù))卻無法得到 控制相關(guān)（控制沖突）：流水線遇到分支指令或其他改變PC值的指令,5.9 RISC CPU,RISC的三個要素 (1)一個有限的簡單的指令集 (2)CPU配備大量的通用寄存器 (3)強調(diào)對指令流水線的優(yōu)化,5.11 CPU性能評價,CPU性能與3個要素有關(guān) 時鐘頻率f 每條指令需要的時鐘周期數(shù)CPI 指令條數(shù)IN 時鐘周期長度t1/f CPU時鐘周期數(shù)NcCPIIN,5.11.1 CPU性能公式,補充例題,假設(shè)在一般程序中浮點開平方操作FPSQR所占的比例為2%，它的CPI為100；其他浮點

58、操作FP所占的比例為23%，它的CPI4.0；其余75%指令的CPI1.33，計算該處理機的CPI。如果FPSQR操作的CPI也為4.0，重新計算CPI。 解答： CPI11002%423%1.3375%3.92 CPI2425%1.3375%2.00,例題7,有兩種條件分支指令的設(shè)計方案： CPUA：比較指令設(shè)置條件碼，條件分支指令測試條件碼進行分支 CPUB：條件分支指令包括比較、并進行分支 兩種方案中，條件分支指令占用2個時鐘周期、其他指令占用1個時鐘周期 CPUA的條件分支指令占20%，比較指令也占20% CPUB的時鐘周期比CPUA慢25 哪個CPU更快？,例題7解答,CPIA0.2

59、20.811.2 CPU時間AINA1.2tA CPUB沒有獨立的比較指令：INB 0.8INA CPUB條件分支指令所占比例： 20%80%25%0.25 CPIB0.2520.7511.25 CPU時間BINB CPIBtB 0.8INA1.25tB INAtB tBtA0.25tA 1.25tA CPU時間BINA1.25tA CPU時間A,5.11.2 性能評價標準,最初： 執(zhí)行單項操作的時間，例如：加法操作時間 改進為： 平均指令執(zhí)行時間 進一步成為容易理解的： 每秒百萬條指令（Million Instructions Per Second） 同時出現(xiàn)： MFLOPS（每秒百萬浮點操作） 最終形成： 測試程序（Benchmarks）,CPU時間與CPU性能,衡量性能最可靠的標準：真實程序的執(zhí)行時間 真實程序的執(zhí)行時間 CPU時間I/O操作等時間 CPU時間 用戶CPU時間系統(tǒng)CPU時間 CPU性能對應(yīng)用戶CPU時間 CPU時間還可細分為用戶CPU時間及系統(tǒng)CPU時間，前者表示用戶程序所花費的CPU時間，后者表示用戶程序運行期間操作系統(tǒng)花費的CPU時間。,例題8,一臺