1、第九章 多媒體處理部件和外部設(shè)備接口,2020/7/12,2,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS傳感器接口CSI,3,多媒體處理部件（MMA）,許多信號處理算法需要反復(fù)操作，這種反復(fù)操作可以流水線處理。但是數(shù)據(jù)訪問需要不規(guī)則尋址，這些算法包括FIR濾波、相關(guān)和FFT處理。在許多系統(tǒng)的實現(xiàn)中，這些操作占據(jù)了整個處理周期的很大部分。 多媒體加速器（MMA）使得MC9328MX1具有數(shù)字信號處理的功能，同時仍能保持

2、對系統(tǒng)資源和總線資源的高效利用。 MMA與ARM9處理器核（ARM920T處理器）一起組成了一個混合操作環(huán)境。這種操作環(huán)境把RISC處理器的高效、簡單與數(shù)字信號處理的強(qiáng)大的數(shù)值計算、重復(fù)操作相結(jié)合。在MMA的關(guān)鍵數(shù)字信號處理操作的支持下，RISC處理器完成算法核處理。這已經(jīng)應(yīng)用于包括MPEG或者M(jìn)P3編/解碼以及語音壓縮/解壓中，如G723.1、CELP或者GSM中的RPE-LTP。,4,多媒體處理部件（MMA）,MMA模塊由兩個主要部件組成：乘法/累加器（MAC）塊和離散余弦變換（DCT）塊。每塊各有一組控制寄存器。 ARM920T處理器使能MMA中的信號處理功能，然后這些功能通過存儲器控制

3、器自動發(fā)出數(shù)據(jù)訪問請求給MC9328MX1的嵌入式SRAM（eSRAM），以實現(xiàn)需要的功能。MMA能從eSRAM中讀/寫數(shù)據(jù)，輸出數(shù)據(jù)存放在MMA的內(nèi)部FIFO中。如果FIFO沒有被清除，則MMA處理停止，因此，沒有輸出數(shù)據(jù)被覆蓋或者丟失。,5,MMA的基本操作,存儲器訪問 MAC DCT/iDCT,6,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS傳感器接口CSI,7,藍(lán)牙加速器BTA,藍(lán)牙是一個短距離無線鏈路，目標(biāo)是

4、取代電纜來連接便攜式或者固定電子設(shè)備。 藍(lán)牙技術(shù)具有魯棒性（Robustness）、低復(fù)雜度、低功耗和低成本的特點。 藍(lán)牙工作于無需申請的2.4G ISM（工業(yè)、科學(xué)、醫(yī)學(xué)）頻帶，同時采用了調(diào)頻技術(shù)，以對抗干擾和衰減。 藍(lán)牙系統(tǒng)提供點到點連接（只涉及兩個藍(lán)牙單元）或者一對多連接，這種情況下幾個藍(lán)牙單元共享信道。 藍(lán)牙系統(tǒng)有射頻單元、鏈路控制單元及一個支撐單元（該單元用于鏈路管理和主機(jī)終端接口地功能）。,8,MC9328MX1的BTA的主要特點,底層基帶處理引擎特性； 跳頻選擇協(xié)處理模塊； 32字（每字為16位）的位緩沖器（Rx與Tx緩沖器）； 維護(hù)本地/估計藍(lán)牙時鐘； 與位/幀時序擴(kuò)展相關(guān)的訪

5、問碼； 可編程RF控制器支持兩個RF前端； 連接到前端RF的SPI控制器； 時間、頻率、包同步、最大似然序列估計（MLSE/JD）預(yù)處理器的接口檢測，以提高RF的性能； 藍(lán)牙應(yīng)用計時器； 支持低功耗； IP總線接口。,9,用于BTA的引腳配置,有15個引腳用于BTA模塊。其中的13個引腳是和該設(shè)備上的其他功能復(fù)用，并且一定要被配置成BTA操作。,10,喚醒模塊,BTA提供一個喚醒模塊以便省電。 喚醒模塊由一個以32kHz的時鐘計數(shù)的喚醒計數(shù)器構(gòu)成。該計數(shù)器可以被軟件通過設(shè)置WU_CONTROL寄存器的CLR_CNT位所復(fù)位。 通過三個喚醒寄存器可以編程掉電定時。當(dāng)軟件指定了一個Powerdow

6、n時，必須通過寫寄存器WAKEUP1、WAKEUP_2、WAKEUP_DELTA4來建立Wake_up計數(shù)。然后寫WU_CONTROL寄存器的PDE位來啟動Powerdown過程。,11,藍(lán)牙核,藍(lán)牙核實現(xiàn)底層的有嚴(yán)格時間要求的基帶子程序。 通過IP總線，藍(lán)牙核中的大量寄存器可以被寫入控制字或者用以檢測藍(lán)牙核的狀態(tài)。 藍(lán)牙核中的主要功能模塊包括： IP總線接口； 序列器； 藍(lán)牙流水線處理器； 位緩沖器； 相關(guān)器； 應(yīng)用定時器； 跳頻選擇協(xié)處理器； Radio控制。,12,IP總線接口,藍(lán)牙核連接到IP2.0總線。 IP總線時鐘（IPS_CONT_CLK）范圍為24100MHz。由于內(nèi)部同步邏輯

7、的緣故，運行超出這些頻率范圍外的時鐘會導(dǎo)致接口失敗。 IP總線時鐘與內(nèi)部的8MHz時鐘不同步，且要比它快。 藍(lán)牙模塊動態(tài)地插入等待狀態(tài)以使IP總線時鐘核內(nèi)部時鐘同步。,13,序列發(fā)生器,序列發(fā)生器是藍(lán)牙核中地主要控制器。序列發(fā)生器處理其他BTA單元的所有的定時核同步任務(wù)。 序列發(fā)生器提供下列單元的控制： 藍(lán)牙時鐘； 中斷產(chǎn)生； 頂層藍(lán)牙流水線； 位和幀時序。,14,中斷,藍(lán)牙提供3個中斷線： 一個由3個中斷通過“或”邏輯組成的高電平有效的中斷線。該單次中斷定義為“BTsys”。 一個被稱為“BTtim”的藍(lán)牙應(yīng)用定時器觸發(fā)的中斷； 一個在被稱為“BTwui”的喚醒序列中產(chǎn)生的中斷。,15,藍(lán)牙

8、流水線,藍(lán)牙核包括一個藍(lán)牙流水線，所有低層次的處理在該流水線過程中由專用的硬件完成。流水線單元由序列器控制，然而，每一個單元包括一個附加的小控制器，以獨立地實現(xiàn)其功能。這些流水線單元通過專用串行線來通信，當(dāng)數(shù)據(jù)有效時，控制由請求/應(yīng)答方式來完成。 流水線包括4個單元，用于處理輸入核輸出藍(lán)牙包： HEC/CRC產(chǎn)生器核校驗器； 加密和解密引擎； 白化核解白化邏輯； FEC編碼和解碼。,16,藍(lán)牙包格式,17,位緩沖器,位緩沖器是一個512位的存儲空間，有4種不同的用途，且是軟件可訪問的，被排成標(biāo)為LW0到LW7的8個64位的長字。軟件把每一個長字看作四個連接在一起的可以單獨訪問的16位的字。 B

9、TA采用時分的方法來減少需要的硬件數(shù)量。因為在接收或者發(fā)送功能中，需要該模塊的功能在時間上不重疊，所以位緩沖器的時間分享是可行的。 在加密初始化或者相關(guān)的過程中，不允許用戶訪問位緩沖器的內(nèi)容。,18,相關(guān)器,相關(guān)器對輸入位流作8倍過采樣以提取位定時信息，并與64位訪問碼作相關(guān)。用軟件將訪問碼寫入BTA的寄存器SYNCH_WORD_0、CYNCH_WORD_2和SYNCH_WORD_3。 通過改變THRESHHOLD寄存器，相關(guān)器的門限值是可編程的，最近的相關(guān)窗中的相關(guān)峰值可從該寄存器中讀出。 在相關(guān)的過程中，由于位緩沖器是時分的，所以禁止軟件訪問緩沖器。,19,應(yīng)用定時器,藍(lán)牙核包括了一個12

10、位的藍(lán)牙應(yīng)用定時器(BAT)，它可配置成產(chǎn)生周期性的中斷。通過改變藍(lán)牙應(yīng)用定時器寄存器，BAT是可編程的。當(dāng)軟件寫入一個值到BAT寄存器時，定時器就被初始化成該值。 BAT用8MHz的時鐘計數(shù)，并在每一個時鐘沿減1。當(dāng)定時器計到滿預(yù)定時間后，產(chǎn)生一個Bttim中斷，并且計數(shù)器自動用寫入BAT寄存器的值重新加載。 Bttim中斷可以通過BAT寄存器中的ENABLE位被屏蔽。,20,調(diào)頻選擇協(xié)處理器,藍(lán)牙系統(tǒng)的頻率選擇方案包括兩部分： 序列選擇； 該序列與跳頻點的映射以及RF模塊頻率綜合器編程。 調(diào)頻選擇協(xié)處理器用于根據(jù)藍(lán)牙規(guī)范完成部分選擇跳頻頻率的計算工作。軟件必須完成F（在藍(lán)牙規(guī)范中指定）的加

11、法，并且執(zhí)行取模操作。 通過寫HOP0HOP4這4個寄存器啟動跳頻選擇。一旦該跳頻選擇被啟動，軟件可以從HOP_FREQ_OUT寄存器中讀回結(jié)果。軟件必須完成序列選擇的計算，并將選擇的通道映射轉(zhuǎn)換成RF模塊頻率綜合器的編程參數(shù)。,21,Radio控制,Radio接口支持兩種射頻前端： Motorola Radio、MC13180和SPI接口； Silicon Wave Radio、SiW1502和SPI接口。 通過寫RF_CONTROL寄存器來決定所使用的接口。,22,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元

12、9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS傳感器接口CSI,23,串行外設(shè)接口,MC9328MX1有兩個相同的串行外部接口模塊（SPI1和SPI2）。由于引腳可用性的緣故，SPI2模塊只能以主模式操作，它不支持SPI_RDY控制信號功能。 SPI1信號作為主要功能與GPIO端口復(fù)用。SPI2信號被連接到GPIO的“IN”和“OUT”端口上。用戶必須配置相應(yīng)的GPIO寄存器，以便在這些引腳上得到SPI1和SPI2信號。 每一個SPI模塊有一個816位的接收緩沖器和一個816位的發(fā)送緩沖器。通過幾個軟件中斷，SPI ready和從機(jī)選擇控制信號

13、允許快速數(shù)據(jù)通信。,24,可編程時鐘相位和極性的四種組合,PHA=0，POL=0時，輸出數(shù)據(jù)在時鐘SCLK的下降沿改變，數(shù)據(jù)在上升沿輸入。當(dāng)CPU裝載要發(fā)送的數(shù)據(jù)時，最高位最先被輸出。 PHA=0，POL=1時，輸出數(shù)據(jù)在時鐘SCLK的上升沿改變，數(shù)據(jù)在下降沿輸入。在SCLK信號的第一個上升沿，最高位最先被輸出。 PHA=1，POL=0時，輸出數(shù)據(jù)在時鐘SCLK的上升沿改變，數(shù)據(jù)在下降沿輸入。在SCLK信號的第一個上升沿，最高位最先被輸出。 PHA=1，POL=1時，輸出數(shù)據(jù)在時鐘SCLK的下降沿改變，數(shù)據(jù)在上升沿輸入。當(dāng)CPU裝載要發(fā)送的數(shù)據(jù)時，最高位最先被輸出。,25,控制串行外圍設(shè)備主機(jī)

14、的信號,主機(jī)輸出從機(jī)輸入（MOSI） 主機(jī)輸入從機(jī)輸出（MISO） SPI時鐘（SCLK） 從機(jī)選擇信號（SS） SPI ready（SPI_RDY）,26,SPI的編程模型,每一個SPI模塊包括8個32位寄存器。 SPI控制寄存器允許用戶開放SPI，選擇它們的操作模式，指定除數(shù)的值、時鐘的相位和極性，配置控制信號SS和SPI_RDY（對于SPI1而言），定義傳輸數(shù)據(jù)的長度。,27,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8

15、CMOS傳感器接口CSI,28,多媒體卡/安全數(shù)字卡,多媒體卡（MMC）是一種由硬件卡實現(xiàn)的通用低成本數(shù)據(jù)存儲和通信的媒體，帶有一個簡單的控制單元和一個緊湊的、很容易實現(xiàn)的接口。 安全數(shù)字卡（SD）是多媒體卡的升級產(chǎn)品。它另外增加了兩個引腳，這兩個引腳專門用來滿足新的音頻和視頻消費類電子產(chǎn)品固有的安全性、容量、性能和環(huán)境要求。物理形式、引腳分配和數(shù)據(jù)傳輸協(xié)議都與多媒體卡兼容。,29,MMC/SD模塊的特性,與多媒體卡規(guī)范3.0版完全兼容； 與SD存儲器卡規(guī)范1.0版和帶有1個命令通道及4個數(shù)據(jù)通道的SDIO卡規(guī)范1.0版完全兼容； 支持到10塊（包括一塊SD卡）最高數(shù)據(jù)速率為20100Mbps

16、的多媒體卡； 該模塊的卡都受密碼保護(hù)； 內(nèi)建的MMC/SD總線的可編程頻率計數(shù)器； 可屏蔽硬件中斷：卡檢測（插入/移走）和SD I/O，內(nèi)部狀態(tài)和FIFO狀態(tài)； 包含一個集成的32位16位的FIFO；,30,MMC/SD模塊的特性,支持即插即用（PnP）； 支持許多SD功能，包括多路I/O及組合的I/O與存儲器； 在一個SD I/O卡上支持到7路I/O和一個存儲器； 卡可以中斷MMC/SD模塊； MMC/SD模塊是同Motorola單片機(jī)兼容的IP總線； 支持到卡的單個及多個塊訪問或流訪問方式進(jìn)行讀、寫或擦除操作； 支持SD I/O讀等待，1位或者4位訪問的中斷檢測。,31,MSHC模式的特性

17、,集成了用于發(fā)送和接收的8個字節(jié)（4個半字）的FIFO緩存； 集成了CRC電路； 主總線時鐘支持HCLK的最大設(shè)置（96MHz）； 支持基于FIFO狀態(tài)的可選擇DMA請求條件的DMA； 當(dāng)有一個識別到記憶棒的中斷來的時候，會自動執(zhí)行命令（可以由On/Off觸發(fā)）； 內(nèi)建串行時鐘分頻器：串行數(shù)據(jù)的最高傳輸速率為25MHz； 串行時鐘分頻器的外部時鐘源引腳的最大輸入可以達(dá)到HCLK的一半；,32,MSHC模式的特性,把ARM920T核寫入到記憶棒命令器寄存器將啟動協(xié)議； 數(shù)據(jù)是由DMA請求或者由中斷在輸入數(shù)據(jù)期間向ARM920T核請求的； RDY超時時段可以由串行時鐘周期數(shù)來設(shè)置； 當(dāng)超時發(fā)生時，

18、中斷可以被發(fā)送到ARM920T核上； CRC在測試模式時可以關(guān)掉； 2個集成的一般意義的輸入端口； 16位的主機(jī)總線訪問機(jī)制（不支持字節(jié)訪問）。,33,記憶棒接口,34,記憶棒接口信號,MC9328MX1提供對標(biāo)準(zhǔn)記憶棒接口的支持。 記憶棒接口信號與GPIO信號復(fù)用。說明如下： MS_BS記憶棒總線狀態(tài)（輸出） MS_SDIO數(shù)據(jù)輸入/輸出 MS_SCLKO 串行協(xié)議時鐘（輸出） MS_SCLKI 外部時鐘輸入，用作SCLK分頻器的外部時鐘源 MS_PI0通用輸入0。支持記憶棒插入/移走檢測 MS_PI1通用輸入1。支持記憶棒插入/移走檢測 MSHC模塊包含11個用戶可訪問的16位寄存器。由于

19、MSHC不支持字節(jié)操作，用戶必須以字為單位進(jìn)行操作。,35,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS傳感器接口CSI,36,UART1和UART2,UART模塊具有標(biāo)準(zhǔn)的RS-232非歸0編碼格式和與IrDA兼容的紅外模式。 UART發(fā)送和接收字符長度都是7或8位（程序可選）。 UART根據(jù)輸入時鐘和可配置的除數(shù)，產(chǎn)生波特率。 芯片邊界的開路操作中，TXD引腳可配置為集電極開路操作。為了控制調(diào)制解調(diào)器工作和擁有紅外

20、（IR）模塊，UART模塊使用軟件接口。紅外模塊對IrDA兼容串行進(jìn)行編碼和譯碼。,37,UART模塊特點,7或8個數(shù)據(jù)位； 1或2個停止位； 可編程奇偶校驗（奇校驗、偶校驗和無奇偶校驗）； UART2的調(diào)制解調(diào)器信息流控制的滿8線串行DCE接口； 硬件流控制支持發(fā)送請求（RTS）和清0發(fā)送（CTS）信號； 軟件流控制支持UART2的數(shù)據(jù)設(shè)備準(zhǔn)備（DSR）、數(shù)據(jù)載波檢測（DCD）和振鈴指示（RI）信號；,38,UART模塊特點,邊沿可選擇RTS和數(shù)據(jù)終端準(zhǔn)備（DTR）邊沿檢測中斷； 不同流控制和FIFO狀態(tài)的狀態(tài)標(biāo)志； 通過UART控制寄存器1使串行IR接口（低速、IrDA兼容）使能； 表決邏

21、輯改善噪聲性能（16過采樣）； 發(fā)送FIFO空中斷禁止； UART內(nèi)部時鐘使能/禁止；,39,UART模塊特點,自動波特率檢測； 接收器和發(fā)送器使能/禁止； RTS、IrDA異步喚醒（AIRINT）和接收異步喚醒（AWAKE）中斷可把ARM920T處理器從STOP模式中喚醒； 20個可屏蔽中斷； 2個DMA請求（TxFIFO DMA請求和RxFIFO DMA請求）； 轉(zhuǎn)義字符序列檢測； 軟件復(fù)位（SRST）。,40,通用UART定義,位時間發(fā)送或接收一位數(shù)據(jù)要求的時間周期。 起始位邏輯0的一個位時間，暗示一個數(shù)據(jù)幀的開始。 停止位邏輯1的一個位時間，暗示一個數(shù)據(jù)結(jié)束。 BREAK一幀中所有數(shù)據(jù)

22、位，包括起始位，均為邏輯0。通常，這種幀發(fā)信號表示一條信息的結(jié)束或一條新信息的開始。 幀起始位后緊跟一定數(shù)目的數(shù)據(jù)或信息，由一個終止位結(jié)束。,41,通用UART定義,幀出錯當(dāng)接收位信息流與接收器位計數(shù)器不同步，接收幀的終止位丟失時發(fā)生的情況。 奇偶出錯 當(dāng)幀的接收數(shù)據(jù)位計算的奇偶與RXD輸入上的奇偶位不一致時，發(fā)生的情況。 IDLE NRZ編碼格式且IrDA模式可選擇極性的情況。 溢出錯誤當(dāng)UART接收緩沖器中已經(jīng)有字符存在時，新接收到的最后一個字符被忽略，以免覆蓋已有數(shù)據(jù)。該錯誤表明軟件對緩沖器的讀操作跟不上接收數(shù)據(jù)的速度。,42,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2

23、 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口SSI 9.8 CMOS傳感器接口CSI,43,USB系統(tǒng)的組成,USB主機(jī)：總線主控制者，周期性地查詢外設(shè)以便啟動數(shù)據(jù)傳送。總線上只能有一個USB主機(jī)。 USB設(shè)備：總線從動設(shè)備，只與USB主機(jī)通信。除了響應(yīng)主機(jī)外，它并不主動占用總線。 USB互聯(lián)：一類特殊的USB設(shè)備，它用于增加附加的連接點，以便更多的USB設(shè)備可以加到總線上。,44,USB模塊的特點：,與USB1.1兼容。 端點配置：六個管道可用于映射。 支持控制、批量和中斷管道。 也支持同步通信管道

24、。還支持幀匹配中斷，它在指定的USB幀發(fā)生時通知所有用戶。 通過一個寄存器位支持遠(yuǎn)程喚醒。 USB模塊的操作限制為自供電模式。 全速操作（12MHz）。,45,接口的組成,46,USB模塊的通用收發(fā)器接口,47,USB模塊通用收發(fā)器接口信號,USBD_AFE USBD_ROE USBD_VMO/USBD_VPOUSB USBD_SUSPND USBD_RCV USBD_VP USBD_VM,48,多媒體處理部件和外部設(shè)備接口,9.1 多媒體處理部件 9.2 藍(lán)牙加速器BTA 9.3 串行外設(shè)接口 9.4 外部接口卡單元 9.5 UART1和UART2 9.6 USB接口 9.7 同步串行接口S

25、SI 9.8 CMOS傳感器接口CSI,49,SSI概述,SSI是一種全雙工串行接口，使MC9328MX1可與不同的串行設(shè)備進(jìn)行通信。這些串行包括標(biāo)準(zhǔn)編碼/解碼器、數(shù)字信號處理器、微處理器、用于實現(xiàn)Motorola串行外部接口的外部設(shè)備以及用于實現(xiàn)IntelIC音頻總線標(biāo)準(zhǔn)和Intel AC97標(biāo)準(zhǔn)地第三方音頻編碼/解碼器等 作為特色，SSI以一種周期方式傳送采樣。SSI由獨立的發(fā)送部件和接收部件組成，而兩個部件均具有獨立的時鐘生成和幀同步功能。,50,SSI的性能,獨立（異步）或者共享（同步）的發(fā)送/接收部件，每個部件具有獨立或者共享的內(nèi)/外部時鐘、幀同步，并均可作為主控或者從屬部件； 使用

26、幀同步的普通操作模式； 網(wǎng)絡(luò)操作模式允許多個設(shè)備通過多達(dá)32個的時隙共享接口； 無需幀同步的門時鐘操作模式； 可編程的內(nèi)部時鐘分頻器； 可編程數(shù)據(jù)接口模式；,51,SSI的性能,可編程字長（8、10、12或16位）； 幀同步與時鐘生成的程序選擇； 可編程IS模式（主、從或普通模式）選擇； 接收與發(fā)送部件的時鐘生成和幀同步的完全獨立（對于AC97標(biāo)準(zhǔn)，時鐘由外部生成而幀同步則由內(nèi)部生成）； 工作在同步模式的主模式下，SSI_RXCLK引腳可以配置為過采樣后的SYS_CLK； SSI下電特性； SSI信號與端口B或者端口C的引腳連接。,52,SSI的結(jié)構(gòu),53,編程模型、數(shù)據(jù)和控制引腳,SSI模塊

27、包括10個用戶可訪問地32位寄存器，還包括兩個16位內(nèi)部寄存器以及兩個816位地內(nèi)部FIFO。通過對這些寄存器進(jìn)行編程來確定SSI的工作方式和狀態(tài)。 SSI有6個輸入/輸出引腳。根據(jù)端口配置，這些引腳可以同端口B或者端口C引腳共享。,54,SSI的操作模式,SSI有3種基本操作模式，通過選擇同步或異步協(xié)議可以得到更多模式。 普通模式： 異步協(xié)議； 同步協(xié)議。 網(wǎng)絡(luò)模式： 異步協(xié)議； 同步協(xié)議。 門時鐘模式：僅限于同步協(xié)議。,55,外部幀和時鐘操作,當(dāng)采用外部幀同步和時鐘信號時，在幀同步信號的上升沿以前至少需要4個時鐘周期的延時。 SSI_TXFS引腳或者SSI_RXFS引腳上的數(shù)據(jù)傳輸將同外部時鐘信號（SSI_TXCLK或者SSI_RXCLK）的上升沿同步。,56,SSI初始化操作,初始化SSI的正確順序： 進(jìn)行上電復(fù)位或者SSI復(fù)位； 將S