1、微型計算機(jī)接口技術(shù)名詞解釋：1-1.微處理器：指由一片或幾片大規(guī)模集成電路芯片組成的中央處理器。1-2.微型計算機(jī)：指易以微處理器為基礎(chǔ)，配以內(nèi)存儲器以及輸入/輸出接口電路和相應(yīng)的輔助電路而構(gòu)成的裸機(jī)。1-3.微型計算機(jī)系統(tǒng)：由微型計算機(jī)配以相應(yīng)的外圍設(shè)備和其他專用電器、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。1-4.單片機(jī)：即單片微型計算機(jī)(Single Chip Microcomputer),微型控制器(Microcontroller),嵌入式計算機(jī)(Embedded computer)。把構(gòu)成一個微型計算機(jī)的一些功能部件集成在一塊芯片之中的計算機(jī),這些功能部件包括微處理器,RAM,R

2、OM,I/O接口電路,定時器/計數(shù)器，模數(shù)轉(zhuǎn)換器,數(shù)模轉(zhuǎn)換器。體積小，功耗低。用于智能化儀表和控制領(lǐng)域。1-5.單板機(jī)：將微處理器,RAM,ROM以及一些I/O接口電路加上相應(yīng)的外設(shè)以及監(jiān)控程序固件等安裝在一塊印刷電路板上所構(gòu)成的計算機(jī)系統(tǒng)。1-6.個人計算機(jī)：由微處理器芯片裝成的便于搬動而且不需要維護(hù)的計算機(jī)系統(tǒng)。1-7.芯片組：由少量幾片超大規(guī)模集成電路(VLSI)芯片組合稱為控制芯片組，簡稱芯片組。1-8.總線：由數(shù)據(jù)總線地址總線控制總線組成。1-9.數(shù)據(jù)總線：從微處理器向內(nèi)存儲器I/O接口傳送數(shù)據(jù)的通路，同時也是從內(nèi)存儲器I/O接口向微處理器傳送數(shù)據(jù)的通路，稱為雙向總線。1-10.地址

3、總線：微處理器向內(nèi)存儲器和I/O接口傳送地址信息的通路，單向總線，只能從微處理器向外傳送。1-11.控制總線：微處理器向內(nèi)存儲器和I/O接口傳送命令信號以及外界向微處理器傳送狀態(tài)信號等信息的通路。1-12.片總線：元件級總線，是微處理器內(nèi)部引出的總線，是用構(gòu)成一個部件或是一個很小的系統(tǒng)時信息傳輸?shù)耐贰?-13.內(nèi)總線：又稱系統(tǒng)總線，板級總線，也就是微機(jī)總線，用于微機(jī)系統(tǒng)中插件之間信息傳輸?shù)耐罚瑧?yīng)用最多。1-14.外總線：通信總線，是微機(jī)之間或是微機(jī)系統(tǒng)與其他系統(tǒng)之間信息傳輸?shù)耐贰?-15.總線接口部件BIU(Bus Interface Unit)：由段存儲器、指令指針地址形成邏輯、總線控

4、制邏輯、指令隊列等。BIU負(fù)責(zé)從內(nèi)存指定區(qū)域取出指令送到指令隊列中排隊。執(zhí)行指令時所需要的操作數(shù)也由BIU從相應(yīng)的內(nèi)存區(qū)域取出，傳送給執(zhí)行部件EU。指令執(zhí)行的結(jié)果如果需要存入內(nèi)存，也由BIU寫入相應(yīng)的內(nèi)存區(qū)域。BIU同外部總線連接為EU完成所有的總線操作，形成20位內(nèi)存物理地址。1-16.執(zhí)行部件EU(Execution Unit):由通用寄存器、標(biāo)志寄存器、算術(shù)邏輯部件(ALU)和EU控制系統(tǒng)等組成。EU從BIU的指令隊列中獲得指令，完成指令所規(guī)定的操作。EU用來對寄存器內(nèi)容和指令操作數(shù)進(jìn)行算術(shù)和邏輯運算，以及進(jìn)行內(nèi)存有效地址的計算。EU負(fù)責(zé)全部指令的執(zhí)行，向BIU提供數(shù)據(jù)和所需要訪問的內(nèi)存

5、或I/O端口的地址，并對通用寄存器、標(biāo)志寄存器和指令操作數(shù)進(jìn)行管理。1-17.指令指針I(yè)P：一個16位專用寄存器，它指向當(dāng)前需要取出的指令字節(jié)，當(dāng)BIU從內(nèi)存中取出一個指令字節(jié)后，IP就自動加一，指向下一個指令字節(jié)。IP指向的是指令地址的段內(nèi)地址偏移量，又稱偏移地址或有效地址。1-18.最小方式:8086微處理器的種工作方式，在該方式下，由8086提供系統(tǒng)所需要的全部控制 信號，用以構(gòu)成一個單處理器系統(tǒng)。此時MNMX*線接VCC(高電平)。1-19.最大方式:8086微處理器的另一種工作方式，在該方式下，系統(tǒng)的總線控制信號由專用的總 線控制器8288提供，構(gòu)成一個多處理機(jī)或協(xié)處理機(jī)系統(tǒng)。此時M

6、NMX*線接地。1-20.指令周期:執(zhí)行一條指令所需要的時間稱為指令周期包括取指令、譯碼和執(zhí)行等操作所需的時間。1-21.總線周期:CPU通過總線操作完成同內(nèi)存儲器或I/O接口之間一次數(shù)據(jù)傳送所需要的叫間.1-22.時鐘周期:CPUJ時鐘脈沖的重復(fù)周期稱為時鐘周期，時鐘周期是CPU的時間基準(zhǔn).1-23.等待周期:在CPU對內(nèi)存或外設(shè)接口進(jìn)行讀寫操作時，當(dāng)被選中進(jìn)行數(shù)據(jù)讀寫的內(nèi)存或外設(shè) 接口無法在3個T(時鐘周期)內(nèi)完成數(shù)據(jù)讀寫時，就由該內(nèi)存或外設(shè)接口發(fā)出一個請求延 長總線周期的信號，CPU在接收到該請求情號后，就在T3與T4之間插入個時鐘周期 一稱為等待周期Tw，在Tw期間，總線信號保持不變。

7、1-24.指令的尋址方式:所謂指令的尋址方式是指“指令中操作數(shù)的表示形式”，操作數(shù)用一個數(shù)據(jù)直接給出的稱為“立即尋址”，例如MOV AL,80H中的80H。操作數(shù)是一個寄存器的符號，例如上條指令中的AL，稱為寄存器尋址。操作數(shù)是一個內(nèi)存地址，則稱為“存儲器尋址”，存儲器尋址中，根據(jù)內(nèi)存地址給出的方式又分為直接尋址、寄存器間接尋址、基址 尋址和變址尋址等。1-25.MMX:MMXMulti Media Extension，多媒體擴(kuò)展。這是為提高PC機(jī)處理多媒體信息和增強(qiáng)通信能力而推出的新一代處理器技術(shù)，通過增加4種新的數(shù)據(jù)類型，8個64位寄存 器和57條新指令來實現(xiàn)的。1-26.SEC:Sing

8、le Edge Contact，單邊接觸。這是Pmntiium II微處理器所采用的新的封 裝技術(shù)。先將芯片固定在基板上，然后用塑料和金屬將其完全封裝起來，形成一個SEC插 盒封裝的處理器，這一SEC插盒通過Slot1插槽同主板相連。1-27.SSE:Streaming SIMD Extensions，數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展技術(shù)。采用SSE技 術(shù)的指令集稱為SSE指令集， Pentium III微處理器增加了70條SSE指令，使Pentium III微處理器在音頻、視頻和3D圖形領(lǐng)域的處理能力大為增強(qiáng)。1-28.亂序執(zhí)行:指不完全按程序規(guī)定的指令順序依次執(zhí)行，它同推測執(zhí)行結(jié)合，使指令流能最有效

9、 地利用內(nèi)部資源。這是Pentium Pro微處理器為進(jìn)一步提高性能而采用的新技術(shù)。1-29.推測執(zhí)行:是指遇到轉(zhuǎn)移指令時，不等結(jié)果出來便先推測可能往哪里轉(zhuǎn)移而提前執(zhí)行。 由于推測不一定全對，帶有一定的風(fēng)險，又稱為風(fēng)險執(zhí)行。 1-30.RAM：隨機(jī)存儲器分為SRAM和DRAM （關(guān)機(jī)后信息會消失） SRAM：（靜態(tài)存儲器）不許刷新電路，特點是功耗大，容量小，存取速度快。 DRAM：（動態(tài)存儲器）要刷新電路，特點是功耗低，容量大，存取速度慢。1-31.ROM：可分為：PROM：（可編程的ROM）、EPROM：（可擦出可編程的ROM）、E2PROM：（點可擦出可編程ROM）。1-32.閃速存儲器（

10、Flash Memory）又稱快擦型存儲器，特點是結(jié)構(gòu)簡單電可擦出，功耗低，集成度高，體積小，可靠性高，無需后備電池，可重復(fù)改寫，重復(fù)使用性好等。1-33.全譯碼：高位片內(nèi)地址線全部參加譯碼，此時存儲器里任意單元都有唯一確定的地址。1-34.部分譯碼：高位片內(nèi)地址線只有部分參加譯碼，此時會出現(xiàn)一個單元有多個地址。1-35.線選法：從cpu直接引出地址線與芯片相連，進(jìn)行譯碼，此時會出現(xiàn)一個地址多個單元。1-36.獨立編址：讓存儲器和I/O端口在兩個獨立的地址空間中，I/O端口的讀寫操作由硬件信號IOR和IOW來實現(xiàn)，訪問I/O端口用專用的指令in和out。1-37.統(tǒng)一編址：讓存儲器和I/O端口

11、共用統(tǒng)一的地址空間；一旦端口分配給I/O之后，存儲器就不能再占用這一部分的空間。1-38.可屏蔽中斷：cpu內(nèi)部能夠屏蔽的中斷就是可屏蔽中斷。1-39.不可屏蔽中斷：cpu內(nèi)部不能夠屏蔽的中斷就是不可屏蔽中斷。1-40.存儲器芯片的存儲容量：指存儲器芯片可以容納的二進(jìn)制信息量，以存儲器地址寄存器的編址數(shù)與存儲字位 數(shù)的乘積表示，例如6116芯片的存儲器芯片的存儲容量為2K 8位，表示其地址線為12 條，存儲字位數(shù)為8位。1-41.存儲器芯片的存取時間：定義為從啟動一次存儲器操作，到完成該操作所需要的時間。1-42.對準(zhǔn)好”的字：在8086系統(tǒng)中要訪問的16值字的低8位字節(jié)存放在偶存儲體中，稱為

12、 “對準(zhǔn)好”的字，對于對準(zhǔn)好的字，8086 CPU只要一個總線周期就能完成對該字的訪問。1-43.奇偶分體：8086系統(tǒng)中1M字節(jié)的存儲器地址空間實際上分成兩個512K字節(jié)的存儲體 “偶存儲體”和“奇存儲體”，偶存儲體同8086的低8位數(shù)據(jù)總線D0D7相連，奇存儲體同 8086的高8位數(shù)據(jù)線D8D15相連，地址總線的A1A19同兩個存儲體中的地址線A0A18 相連，最低位地址線A0和“總線高允許”BHE*用來分別選擇偶存儲體和奇存儲體。這種連 接方法稱為“奇偶分體”。1-44.I/O接口：把微處理器同外圍設(shè)備(外設(shè)) 連接起來實現(xiàn)數(shù)據(jù)傳送的控制電路，又稱為外設(shè)接口”。各種IO卡都是I/O接口，

13、如“打印卡”、“顯卡”和“聲 ”等。1-45.I/O端口：I/O接口同外設(shè)之間傳送三種信息一數(shù)據(jù)信息、控制信息和狀態(tài)信息，這三種信息實際上是CPU通過接口同外設(shè)之間傳送的信息，因此，在接口中必須有存放并傳送這三種信息的 寄存器。這些可以由CPU用IN和OUT指令來讀寫的寄存器稱為“I/O端口”。 1-46.周期挪用：指利用CPU不訪問存儲器的那些周期來實現(xiàn)DMA操作，DMAC可以使用總線而不用通知CPU，也不會妨礙CPU的工作。周期挪用并不減慢CPU的操作，但可能需要復(fù)雜的時序電路，而且數(shù)據(jù)傳送過程是不連續(xù)的和不規(guī)則的。 1-47.中斷向量：指中斷服務(wù)程序的入口地址。入口地址由兩部分組成，即中

14、斷服務(wù)程序第一條指令第一個字節(jié)的“段基值”和“偏移量” ，是兩個16位的邏輯地址，所以將入口地址稱為“向量”。1-48.正常EOI方式： 這是8259A三種中斷結(jié)束方式中的一種，屬于EOI命令方式：EOI命令方式是指當(dāng)中斷服務(wù)程序結(jié)束之前向8259A發(fā)出EOI命令，將正在執(zhí)行的中斷服務(wù)寄存器ISR中的對應(yīng)位清零；正常EOI方式采用普通EOI命令將ISR中所有已置位的位中優(yōu)先級最高的位清零。它適用于完全嵌套方式的中斷結(jié)束。 1-49.自動EOI方式：8259A的三種中斷結(jié)束方式中的一種。這種EOI方式在第2個INTA*響應(yīng)信號的后沿(上升沿)時，由8259A自動清除ISR中己置位的中斷優(yōu)先級最高

15、的位，不必在中斷服務(wù)程序結(jié)束前由CPU向8259A發(fā)出EOI命令。1-50.持殊EOI方式：這也是8259A的三種中斷結(jié)束方式中的種，也屬于EOI命令方式。持殊EOI方 式是采用持殊EOI命令在中斷服務(wù)程序結(jié)束前向8259A發(fā)出結(jié)束命令，用來清除正在服務(wù) 的中斷服務(wù)寄存器中的相應(yīng)位(此時正在服務(wù)的中斷優(yōu)先級不一定是已置位中的最高位)、 特殊EOI命令中帶有用于指定ISR中相應(yīng)位清零的三位編碼信息。特殊EOI命令可以作為任何優(yōu)先級管理方式的中斷結(jié)束命令。1-51.溢出中斷：8086內(nèi)部中斷中的一種；當(dāng)程序中遇到INTO指令，而且當(dāng)前的溢出標(biāo)志OF=1時， 產(chǎn)生的中斷為溢出中斷。產(chǎn)生溢出中斷時，I

16、NTO指令和OF=1兩個條件必須同時滿足。1-52.可編程I/O接口電路芯片：指用戶可通過編制相應(yīng)的程序段，是一塊通用的I/O接口電路能按不同的工作方式完成不同的功能的接口任務(wù)。1-53.多通道：指一個接口芯片一面與CPU連接，另一面可接幾個外設(shè)。1-54.多功能：指一個接口芯片實現(xiàn)多種接口功能，實現(xiàn)不同的電路工作狀態(tài)。1-55.編程控制：通過計算機(jī)的指令來選擇不同的通道和不同的電路功能。1-56.STB/RDY:STB:聯(lián)絡(luò)信號;RDY：就緒信號。1-57.片選：片選信號以CE*(或CE)表示，只有當(dāng)該信號有效時才能使接口芯片進(jìn)入電路工作狀態(tài)，以實現(xiàn)數(shù)據(jù)的輸入輸出。片選端通常同1O地址譯碼器

17、的輸出端相連。因此，片選是由指定的I/O地址選中接口芯片以使其進(jìn)入電路工作狀態(tài)的過程。1-58.可編程：通過編制相應(yīng)的程序段，用軟件來選擇IO接口芯片按不同的工作方式完成不同的接口任務(wù)；也可在工作過程中用軟件對IO接口芯片進(jìn)行實時、動態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內(nèi)部狀態(tài)等。1-59.聯(lián)絡(luò)信號：并行接口通常要為每個數(shù)據(jù)端口提供兩條控制線，一條是接口送往外設(shè)的控制線， 另一條是外設(shè)送給接口的狀態(tài)線，這一對信號線的有序配合，使CPU通過接口能實現(xiàn)同外 設(shè)之間正確的數(shù)據(jù)傳送。這一對保證數(shù)據(jù)同步傳輸?shù)男盘柧€稱為“聯(lián)絡(luò)信號”或“握手信 號”。1-60.INTE：8255A用于中斷傳送

18、時的中斷允許信號，是一個無外部引出端的位于8255A內(nèi)部 的中斷允許觸發(fā)器的狀態(tài)位。通過軟件對8255A中PCi的位操作來設(shè)定INTE是“0”還是 “1”，以確定相應(yīng)數(shù)據(jù)口能否用于中斷傳輸，INTE=“1”，允許中斷，INTE“0”，禁止中斷。 1-61.OBF*：輸出緩沖器滿，8255A工作于方式1輸出時發(fā)出的數(shù)據(jù)選通信號。OBF*“0”(有效電平)時，表示CPU已將數(shù)據(jù)送到8255A的PA 口或PB口，并被鎖存在相應(yīng)端口上。當(dāng)外 設(shè)向8255A返回響應(yīng)信號ACK*時，OBF*被置為“1”(無效)。 1-62.IBF：輸入緩沖器滿，8255A 工作于方式1輸入時由8255A給外設(shè)的回答信號，

19、表示外設(shè)輸入的數(shù)據(jù)已寫入輸入緩沖器，通知外設(shè)暫不送新數(shù)。IBF內(nèi)外設(shè)給8255A的選通信號 STB*變低后置為“1”(有效)，由CPU的讀信號RD*清為“0”。1-63.STB*：選通信號。8255A工作于方式1輸入時，外設(shè)給8255A的選通信號。STB*有效時，把輸入數(shù)據(jù)鎖存入相應(yīng)的數(shù)據(jù)口(PA口或PB 口)。 1-64.ACK*：應(yīng)答信號。8255A工作于方式1輸出時，外設(shè)給8255A的響應(yīng)信號。ACK*有效時， 表示外設(shè)已從8255A的相應(yīng)端口接收到CPU輸出的數(shù)據(jù)。1-65.串行通信：計算機(jī)與計算機(jī)之間，以及計算機(jī)與外圍設(shè)備之間進(jìn)行信息交換的一種 方式，數(shù)據(jù)的各位按時間順序依次通過一條

20、傳輸線傳送。1-66.異步通信：一種方式，以字符為單位傳送信息，字符與字符之間不一定連續(xù)傳送， 采用每個字符加規(guī)定的起始位以標(biāo)識字符開始。“位”與“位”之間是同步的，“字符”與 “字符”之間是“異步”的。1-67.波特串：衡量串行通信時數(shù)據(jù)傳送速度的重要標(biāo)志。定義為單位時間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位 數(shù)，以位/秒(bps)為單位。1bps稱為1波特。1-68.RS232C：一種應(yīng)用于串行二進(jìn)制交換的數(shù)據(jù)通信設(shè)備和數(shù)據(jù)終端設(shè)備之間的標(biāo)準(zhǔn)接口。也是 一種串行通信總線標(biāo)準(zhǔn)，用于微型計算機(jī)與CRT顯示終端、鼠標(biāo)器等串行外設(shè)之間的連接。1-68.波特率：指單位時間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，以位/秒為單位，它是衡

21、量串行數(shù)據(jù)傳送速度快慢的重要標(biāo)志和參數(shù)。1-69.Modem：即調(diào)制解調(diào)器，是計算機(jī)遠(yuǎn)程通信的一種輔助設(shè)備，分三類調(diào)幅、調(diào)頻、調(diào)相知識點：2-1.計算機(jī)硬件組成：運算器，控制器，存儲器，輸入設(shè)備，輸出設(shè)備。存儲器又分為內(nèi)存儲器和外存儲器。外存儲器和輸入設(shè)備以及輸出設(shè)備稱為外圍設(shè)備，運算器和控制器合成為中央處理器。2-2.芯片組的功能：決定了CPU的類型，決定了內(nèi)存條的類型，提供USB接口的數(shù)目以及IEEE1394接口的數(shù)目，決定了存儲器總線的最大頻率，決定了PCI總線的類型，對稱多處理能力，對內(nèi)置PCI和EIDE控制的支持。2-3.微處理器執(zhí)行程序的步驟：從內(nèi)存儲器中取出一條指令，分析指令操作

22、碼；讀出操作數(shù)；執(zhí)行指令；將結(jié)果寫入內(nèi)存儲器。2-4.8088與8086的區(qū)別：Intel8088微處理器內(nèi)部采用16位結(jié)構(gòu)，實質(zhì)上與8086基本上是相同的，其內(nèi)部功能部件EU與8086一樣，而BIU略有區(qū)別。第一，8086的指令隊列是六字節(jié)長，而8088的指令隊列為4字節(jié);第二，8086是真正的16位機(jī)，同BIU相連的8086總線中數(shù)據(jù)總線是16位總線，而8088是準(zhǔn)16位機(jī)，同BIU相連的8088總線中數(shù)據(jù)總線為8位總線。2-5.8086寄存器結(jié)構(gòu)：14個16位寄存器分為通用寄存器、指令指針、標(biāo)志寄存器和段寄存器四類：AX(Accumulator):累加器,BX(Base):基址寄存器,C

23、X(Count):計數(shù)寄存器,DX(Data):數(shù)據(jù)寄存器;SP(Stack Pointer):堆棧指針寄存器,BP(Base Pointer):基址指針寄存器,SI(Source Index):源變址寄存器,DI(Destination Index):目的變址寄存器,CS(Code Segment):代碼段寄存器,DS(Data Segment):數(shù)據(jù)段寄存器,SS(Stack Segment):堆棧段寄存器,ES(Extra Segment):附加段寄存器;IP(Instruction Pointer):指令指針,FR(Flag Register):標(biāo)志寄存器。2-6.通用寄存器包括哪些寄

24、存器：a.數(shù)據(jù)寄存器，數(shù)據(jù)寄存器有4個，包括累加器AX，基址寄存器BX，計數(shù)寄存器CX，和數(shù)據(jù)寄存器DX。4個寄存器每個16位寄存器可分為高8位和低8位。b.指針寄存器和變址寄存器：堆棧指針寄存器SP，基址指針寄存器BP，源變址寄存器SI，目的變址寄存器DI。這4個16位寄存器只能按16位進(jìn)行存取操作，主要用來形成操作數(shù)的地址，用于堆棧操作和變址運算中計算操作數(shù)的有效地址。其中SP和BP用于堆棧操作，SP用于確定欲讀寫堆棧的地址，BP用來存放在現(xiàn)行堆棧段的一個基地址。SI和DI用于變址操作，存放變址地址。這4個寄存器也可用于數(shù)據(jù)寄存器。2-7.標(biāo)志寄存器FR：16位FR中已定義的由9位，其中6

25、位是狀態(tài)位，3位是控制位。A.狀態(tài)位,1進(jìn)位標(biāo)志CF:反映算術(shù)運算后，最高位(字節(jié)操作為D7位,字操作為D15位)出現(xiàn)進(jìn)位或借位的情況，有則為1。CF用于加減法運算，移位和環(huán)移指令等也會改變CF值。2奇偶校驗標(biāo)志PF:反映操作結(jié)果中1的個數(shù)，若為為偶數(shù)PF置1，主要在數(shù)據(jù)通信中用來檢查傳送有無出錯。只考慮低8位。3輔助進(jìn)位標(biāo)志AF:反映一個8位量(或16位量的低位字節(jié))的低四位向高位有無進(jìn)位借位的情況，由則置1，AF用于BCD碼算術(shù)運算指令。4零標(biāo)志ZF:反映運算結(jié)果是否為零的情況，結(jié)果為零，ZF置1。5符號標(biāo)志SF:反映帶符號運算結(jié)果符號位的情況，結(jié)果為負(fù)數(shù)，SF置1，SF的取值與運算結(jié)果的

26、最高位取值一致。6溢出標(biāo)志OF:反映帶符號數(shù)運算結(jié)果是否超過機(jī)器所能表示的數(shù)值范圍的情況，對字節(jié)運算為-128到+32767。若超過上述范圍稱為溢出，OF置1。B控制位：1方向標(biāo)志DF:在進(jìn)行字符串操作時，每執(zhí)行一條串操作指令，對源或目的操作數(shù)的地址要進(jìn)行一次調(diào)整(對字節(jié)操作為加1或減1，對子操作為加2或減2),由DF決定地址是遞增還是遞減。若DF為1為遞減即從高地址向低地址進(jìn)行，DF為0為遞增。DF可由專用指令設(shè)置。2中斷允許標(biāo)志IF(Interrupt Enable Flag):表示系統(tǒng)是否允許外部的可屏蔽中斷，若IF=1表示允許響應(yīng)。IF對不可屏蔽中斷請求以及內(nèi)部中斷不起作用,IF可由專

27、用指令設(shè)置。3陷阱標(biāo)志TF(TrapFlag):當(dāng)TF=1時微處理器沒執(zhí)行完一條指令便自動產(chǎn)生一個內(nèi)部中斷，轉(zhuǎn)去執(zhí)行一個中斷服務(wù)程序，可以借助中斷服務(wù)程序來監(jiān)視每條指令的執(zhí)行情況，稱為單步工作方式，用于程序的測試。TF又稱為跟蹤標(biāo)志。2-8.段寄存器(Segment Register)：A微機(jī)內(nèi)存中三類信息:a代碼(指令)指示微處理器執(zhí)行何種操作。b數(shù)據(jù)(字符,數(shù)值)程序處理的對象。c堆棧信息 被保存的返回地址和中間結(jié)果。B 8086系統(tǒng)可直接尋址的1M字節(jié)內(nèi)存空間分為稱作段的邏輯區(qū)域，每個段的物理長度為64字節(jié)，段的起始地址由段寄存器的4個16 位寄存器決定：1代碼段寄存器CS(Code S

28、egment)指向當(dāng)前的代碼段，指令由此段中取出。2堆棧段寄存器SS(Stack Segment)指向當(dāng)前的堆棧段，堆棧稱操作的對象是該段中存儲單元的內(nèi)容。3數(shù)據(jù)段寄存器DS(Data Segment)指向當(dāng)前的數(shù)據(jù)段，通常用來存放程序變量（存儲操作數(shù)）。4附加段寄存器（Extra Segment）指向當(dāng)前的附加段，通常也用來存放數(shù)據(jù)以及一些專用指令操作數(shù)。2-9.存儲器組織：8086微處理器有20條地址線，可以配置1M字節(jié)（字節(jié)）的內(nèi)存儲器，地址編號為00000H到FFFFFH.存儲空間按8位字節(jié)進(jìn)行組織，每個存儲單元存儲一個字節(jié)數(shù)據(jù)，若存放字?jǐn)?shù)據(jù)（16位）則存放在相鄰兩個存儲單元中，對小數(shù)

29、端存放，高字節(jié)存放在搞地質(zhì)單元，低字節(jié)存放在低地址單元W=B(H)B(L).2-10.8086微處理器為什么分段：8086微處理器內(nèi)部數(shù)據(jù)通路和寄存器皆為16位，內(nèi)部ALU只能進(jìn)行16位運算，在程序中只能使用16位地址，尋址范圍局限在2的16次方即65536字節(jié)即64K,為了能尋址1M字節(jié)地址，所以引入分段概念。2-11.存儲器地址（邏輯地址、物理地址）：允許在程序中編排的地址：邏輯地址。信息在存儲器中實際存放的地址：物理地址。內(nèi)存儲器之間所有信息交換都使用20位物理地址，程序中所涉及的地址是16位的邏輯地址。2-12.物理地址的形成：存儲單元中的20位物理地址是通過將16位的段基址左移4位在

30、加上16位的段內(nèi)偏移量（偏移地址）形成的。a取指令時8086會自動選擇CS值作為段基址，再加上由IP提供的偏移形成物理地址。b當(dāng)涉及堆棧操作時8086會自動選擇SS值作為段基址，再加上由SP提供的偏移量形成物理地址。c當(dāng)涉及一存儲操作數(shù)（除以BP為地址寄存器外）8086會自動選擇DS值作為段基址，再加上16位偏移量形成物理地址。16位偏移量可來自指令中提供的直接地址16位的位移量或一個16位地址寄存器（BX,DI,SI）或指令中的位移量加上16位地址寄存器（BX,BP,DI.SI）。d ES用于串操作指令中數(shù)據(jù)塊傳送指令。e 當(dāng)存儲器操作數(shù)中偏移量采用BP為地址寄存器時8086會自動選擇SS值

31、為段基址，再加上BP為基址的16位偏移量形成物理地址。2-13.邏輯地址的形成：a 取指令: 隱含的段基址（CS），偏移地址（IP）。b 堆棧指令: 隱含的段基址（SS），偏移地址（SP）。BP用作基址寄存器: 隱含的段基址（SS）,可替換的段基址（CS,DS,ES),偏移地址（EA)。d 通用數(shù)據(jù)讀寫: 隱含的段基址（DS）,可替換的段基址（CS,DS,ES）。偏移地址（EA）。e 字符串操作（源地址）:隱含的段基址（DS）,可替換的段基址（CS,ES,SS）,偏移地址（SI）。f 字符串操作（目的地址）:隱含的段基址（ES），偏移地址（DI）。EA為有效地址，反映操作數(shù)的段內(nèi)偏移地址。2-

32、14.引腳定義（引腳號為U型排列,小寫字母為低電平）：公用信號 -AD(15)-AD(0)為地址/數(shù)據(jù)總線,引腳號為2到16和39,信號類型為雙向三態(tài)。 -A(19)/S(6)-A(16)/S(3)為地址/狀態(tài)總線35到38輸出三態(tài)。 -bhe/S(7)為總線高允許/狀態(tài)34輸出三態(tài)。 -MN/mx最小/最大方式控制33輸入。 -rd讀控制引腳號32輸出三態(tài)。 -test等待測試控制引腳號23輸入。 -READY等待狀態(tài)控制22輸入。 -RESET系統(tǒng)復(fù)位21輸入。 -NMI不可屏蔽中斷請求17輸入。 -INTR可屏蔽中斷請求18輸入。 -CLK系統(tǒng)時鐘19輸入。 -Vcc+5v電源40輸入。

33、 -GND接地1和20。 最小方式信號MN/mx=Vcc -HOLD保持請求31輸入。 -HLDA保持響應(yīng)30輸出。 -wr寫控制29輸出三態(tài)。 -M/io存儲器/IO控制28輸出三態(tài)。 -DT/r數(shù)據(jù)發(fā)送/接受27輸出三態(tài)。 -den數(shù)據(jù)允許26輸出三態(tài)。 -ALE地址鎖存允許25輸出。 -inta中斷響應(yīng)24輸出。最大方式信號（MN/mx=GND） -rq/gt(1,0)請求/允許總線訪問控制30和31雙向。 -lock總線優(yōu)先權(quán)鎖定控制29輸出三態(tài)。 -s2,s1,s0總線周期狀態(tài)26到28輸出三態(tài)。 -QS1,QS0指令隊列狀態(tài)24到25輸出。2-15.引腳功能說明：-1AD15到AD

34、0為地址/數(shù)據(jù)總線信號,16條信號線是分時復(fù)用的雙重總線,每個總線周期開始T1時用作地址總線的16位給出內(nèi)存單元(或I/O端口)的地址其他時間為數(shù)據(jù)總線,用于數(shù)據(jù)傳輸。-2A1/S9到A16/S3為地址/狀態(tài)總線信號,這4條信號線也是分時復(fù)用的雙重總線.在每個總線周期開始T1時用作地址總線的高4位(A19到A16),在存儲器操作中為高4位地址,在I/O操作中這4位置0.在總線周期的其余時間,這4條信號線指示CPU的狀態(tài)信息。-3 8086的20條地址線訪問存儲器時可尋址1MB內(nèi)存單元;訪問外部設(shè)備時只用16條地址A15到A0，可尋址64K個I/O端口。2-16. 8086引腳與8088的不同之

35、處：1.8088的地址/數(shù)據(jù)復(fù)用線為8條,即AD7到AD0,而A15到A8為單一的地址線。2.8088中無bhe/S7,該引腳為SS0狀態(tài)信號線。該引腳信號在最大方式下保持高電平,在最小方式下等效于最大方式下S0的作用,SS0與IO/m、DT/r組合以確定當(dāng)前的總線周期。3.8088的存儲器/IO控制信號為IO/m,即該信號為高電平時IO端口訪問;低電平時是存儲器訪問，與8086的M/io線剛好相反。2-16.邏輯地址與物理地址的關(guān)系:邏輯地址是允許在程序中編排的地址，8086的邏輯地址有段基值和段內(nèi)偏移量兩 部分。段基值存放在對應(yīng)的段寄存器中，段內(nèi)偏移量由指令給出。物理地址是信息在存儲器 中

36、實際存放的地址。在8086系統(tǒng)中，物理地址形成過程為：將段寄存器中存放的段基值 (16位)左移4次再加偏移量，得20位的物理地址.2-17.邏輯地址線性地址與物理地址的關(guān)系:80386系統(tǒng)中有3種存儲器地址空間邏輯地址、線性地址和物理地址。 80386芯片內(nèi)的分段部件將邏輯地址空間轉(zhuǎn)換為32位的線性地址空間，80386芯片內(nèi)的 分頁部件將線性地址空間轉(zhuǎn)換為物理地址空間。若不允許分頁部件操作，則經(jīng)分段部件操作 后即為物理地址。2-18.標(biāo)志位中溢出位與進(jìn)位位的區(qū)別:進(jìn)位位CF是指兩個操作數(shù)在進(jìn)行算術(shù)運算后,最高位(8位操作為D7位,16位操作為D15位)是否出現(xiàn)進(jìn)位或借位的情況,有進(jìn)位或借位,C

37、F置1,否則置0.溢出位OF是反映帶符號數(shù)(以二進(jìn)制補碼表示)運算結(jié)果是否超過機(jī)器所能表示的數(shù)值范圍酌情況.對8值運算,數(shù)值范圍為-128+127,對16位運算,數(shù)值范圍為-32768 +32767.若超過上述范圍,稱為溢出,OF置1.溢出和進(jìn)位是兩個不同的概念,某些運算結(jié)果,有溢出不一定有進(jìn)位,反之,有進(jìn)位也不一定有溢出.2-19.段寄存器的作用:8086微處理器中的16位寄存器，用來存放對應(yīng)的存儲段的段基值段起始地址的高16 位。通過段寄存器值和指令中給出的16位段內(nèi)偏移量可得出存儲器操作數(shù)的物理地址(20位).2-20.寄存器AXBXCXDXSI和DI的隱含用法:AX在字乘/字除指令中用

38、作累加器,在字I/O操作時作為數(shù)據(jù)寄存器.BX間接尋址時,作為地址寄存器和基址寄存器,在XLAT指令中用作基址寄存器.CX串操作時的循環(huán)次數(shù)計數(shù)器,循環(huán)操作時的循環(huán)次數(shù)計數(shù)器.DX字乘/字除指令中用作輔助寄存器,I/O指令間接尋址時作端口地址寄存器.SI間接尋址時作為地址寄存器和變址寄存器,串操作時的源變址寄存器.DI間接尋址時作為地址寄存器和變址寄存器,串操作時的目的變址寄存器.2-21.80286同8086的主要區(qū)別：1.8086只有20條地址線，可直接尋址的內(nèi)存空間為2的20次方=1MB；而80286有24 條地址線，可直接尋址的內(nèi)存空間為2的24次方16MB。2.8086只有實地址方式

39、，支持單任務(wù)、單用戶系統(tǒng)；80286有實地址方式(實方式) 和保護(hù)方式(保護(hù)虛地址方式)兩種，片內(nèi)集成有存儲管理和保護(hù)機(jī)構(gòu)，支持任務(wù)中的程序 和數(shù)據(jù)的保密，能可靠地支持多用戶和多任務(wù)系統(tǒng)。3.在保護(hù)方式下，存儲器的分段部件把整 個存儲空間分成可變長度的各段，段的長度64KB。每個任務(wù)的虛擬存儲空間最大由16K 個64KB的段組成，即1024MB1GB，該虛地址空間被映射到最大容量為16MB的物理存 儲器中。4.在保護(hù)方式下，80286采用“描述子”和“選擇子”的數(shù)據(jù)結(jié)構(gòu)來實現(xiàn)內(nèi)存單元的尋址。2-22.80386同80286的主要區(qū)別：1.80286是16位微處理器，有24條地址線，可直接尋址的

40、內(nèi)存空間為2的24次方 16MB，而80386是32位微處理器，有32條數(shù)據(jù)線，32條地址線，可直接尋址的內(nèi)存空間 為2的32次方4GB。2.80286是16位微處理器，它的寄存器結(jié)構(gòu)基本上同8086，也是16位的；而80386 是32位微處理器，其寄存器結(jié)構(gòu)除段寄存器外都是32位寄存器，分別在16位寄存器的助 記符前加上E， 即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。另外再增加了兩個16位段寄存器FS和GS。此 外，80386還有系統(tǒng)地址寄存器、控制寄存器、測試寄存器和調(diào)試寄存器。3.80386有三種存儲器地址空間邏輯地址、線性地址和物理地址。8

41、0386的分段 部件將邏輯地址轉(zhuǎn)換為32位的線性地址；80386的分頁部件將線性地址轉(zhuǎn)換為物理地址。4.80286有兩種工作方式實方式和保護(hù)方式；80386有三種工作方式實方式、 保護(hù)方式和虛擬8086方式。2-23.Pentium主要特點：1.片內(nèi)集成有三個指令處理部件：RISC體系結(jié)構(gòu)的整數(shù)處理部件，采用超標(biāo)量技 術(shù)，設(shè)計了兩條流水線(U流水線和V流水線)，使Pentium在一個時鐘周期內(nèi)可以并行執(zhí)行兩條整數(shù)型指令；CISC結(jié)構(gòu)的同80386兼容的處理部件，采用微碼處理指令技術(shù)，負(fù) 責(zé)處理不能在一個時鐘周期內(nèi)完成的復(fù)雜指令；浮點處理部件，采用8級流水的超流水線 技術(shù)，使每個時鐘周期能完成一

42、個(或兩個)浮點操作；2.片內(nèi)集成了兩個獨立的8KB指令Cache和8KB數(shù)據(jù)Cache，增加了緩存的帶寬， 減少了緩存的沖突；3.采用分支預(yù)測技術(shù)，提高了流水線執(zhí)行的效率；4.同80386、80486保持兼容； 5.采用64位外部數(shù)據(jù)總線，使CPU同內(nèi)存的數(shù)據(jù)傳輸速度可達(dá)528MB/s。2-24.Pentium和Pentium Pro的主要區(qū)別：(1)一個封裝內(nèi)安裝兩個芯片，一個是CPU內(nèi)核，包括兩個8KB的L1 Cache，另一個 是256KB的L2 Cache。這一L2 Cache由全速總線同CPU內(nèi)核相連，提高了程序的運行速度；(2)把CISC結(jié)構(gòu)的指令分解為若干像RISC指令那樣的微

43、操作，能在流水線上并行地 執(zhí)行，這樣既保持了同以前的x86微處理器的兼容性，又提高了指令的運行速度；(3)采用亂序執(zhí)行和推測執(zhí)行技術(shù)，使指令流能最有效地利用內(nèi)部資源；(4)采用超級流水線和超標(biāo)量技術(shù)。具有3種超標(biāo)量結(jié)構(gòu)和14級超級流水線結(jié)構(gòu)，大大提高了處理器的并行處理能力。2-25.Pentium MMX的特點：Pentium MMX處理器是具有多媒體擴(kuò)展功能的奔騰芯片，MMX即多媒體擴(kuò)展， 是為提高PC機(jī)處理多媒體和通信能力而推出的新技術(shù)。特點：(1)引入了4種新的數(shù)據(jù)類型和8個64位寄存器，使一條指令就能并行執(zhí)行8個8位 數(shù)據(jù)，4個16位數(shù)據(jù)或2個32位數(shù)據(jù)的運算；(2)采用飽和運算，把溢

44、出值作為定值處理。結(jié)果大于最大值時當(dāng)作最大值，結(jié)果小于 最小值時當(dāng)作最小值，無需進(jìn)行溢出處理；(3)具有積和運算能力，MMX微處理器的PMADDWD指令(緊縮字相乘并加結(jié)果)即 “積和運算”，可大大提高向量運算和矩陣運算的速度，在音頻和視頻圖像的壓縮和解壓縮中經(jīng)常用到。2-26.Pentium II同Pentium III的特點：Pentium II處理器把多媒體擴(kuò)展技術(shù)(MMX技術(shù))融合入Pentium Pro芯片之中， 使Pentium II微處理器既保持了Pentium Pro原有的強(qiáng)大的處理功能，又增強(qiáng)了PC機(jī)在三維 圖形、圖像和多媒體方面的可視化計算功能相交互功能。Pentium I

45、I的主要特點為：(1)采用了一系列多媒體擴(kuò)展技術(shù)，包括：單指令多數(shù)據(jù)流技術(shù)，使一條指令能完成 多重數(shù)據(jù)的工作，減少了芯片在視頻、聲音、圖像和動畫中計算密集的循環(huán)；為針對多媒 體操作中經(jīng)常出現(xiàn)的大量并行、重復(fù)運算，增加了57條指令，以更有效地處理聲音，圖像 和視頻數(shù)據(jù)；(2)動態(tài)執(zhí)行技術(shù)，這是為更有效地處理多重數(shù)據(jù)，提升軟件速度而采用的新技術(shù)，由三種技巧組成：多分支跳轉(zhuǎn)預(yù)測；數(shù)據(jù)流分析：推測執(zhí)行。(3)雙重獨立總線結(jié)構(gòu)。由兩條總線組成雙重獨立總線體系結(jié)構(gòu)， 一條是二級Cache總 線，另一條是處理器至主存儲器的系統(tǒng)總線，使Pentium II處理器的數(shù)據(jù)吞吐能力是單一總 線結(jié)構(gòu)處理器的2倍，而且

46、二級Cache的運行速度也比Pentium處理器高2倍；(4)采用新的封裝技術(shù)SEC，同主板連接采用Slot1；Pentium III的主要特點： Pentium III處理器的基本結(jié)構(gòu)同Pentium II處理器，采用Pentium Pro的微結(jié)構(gòu)，具有數(shù) 據(jù)Cache與指令Cache分開的L1 Cache共32KB，以及512KB的L2 Cache，最主要的特點是 增加了70條SSE指令集(SSEStreaming SIMD Extrnsion)，又稱“MMX2指令集”(第 二代多媒體擴(kuò)展指令集)。內(nèi)部增加了8個新的128位單精度寄存器(432位)，能同時處 理4個單精度浮點變量，可達(dá)20

47、億次/秒的浮點運算速度。2-27.半導(dǎo)體存儲器的特點：1、速度快、存儲時間可為ns級2、集成化、不僅存儲單元所占空間小，而且譯碼電路和緩沖寄存器以及存儲器單元都制作在同一片芯片上，體積特別小3、非破壞性讀出，特別是半導(dǎo)體靜態(tài)存儲器，不僅讀操作不破壞原來的信息，而且不需要再生，這樣既縮短了讀寫時間，又簡化了控制操作。2-28.衡量一個半導(dǎo)體存儲器性能的優(yōu)劣的技術(shù)指標(biāo)：存儲器容量、存儲器的存儲速度、可靠性能、性價比等。2-29.存儲器容量算法：某存儲器芯片是16位，字長是8位，則它的容量是2的16次方乘以8位。2-30.半導(dǎo)體芯片的發(fā)展史：從存儲器的分類可以看出計算機(jī)系統(tǒng)中的主存（內(nèi)存）主要包括系

48、統(tǒng)內(nèi)存、高速緩沖存儲器、以及各種緩沖芯片，包括顯存，光驅(qū)設(shè)備中的緩存，甚至bios的閃存也是內(nèi)存范疇，而這些存儲器都是半導(dǎo)體芯片。1.Sdram是1996年推出的dram技術(shù)。它在一個cpu時鐘周期內(nèi)就可以完成數(shù)據(jù)的訪問和刷新?？膳ccpu的外頻同時工作，故稱同步dram。Sdram采用雙存儲結(jié)構(gòu)，當(dāng)cpu訪問一個存儲時，另一個cpu就會最好準(zhǔn)備，兩個存儲體自動切換。2.ddr sdram的核心建立在sdram的基礎(chǔ)上在速度和容量上都有提高。3.ddr2 sdram 在ddr的基礎(chǔ)上新增4個數(shù)據(jù)欲取的特性，這是ddr2的關(guān)鍵技術(shù)之一。Ddram內(nèi)部都采用了4bank結(jié)構(gòu)，內(nèi)存顆粒單元稱為cell

49、這是由內(nèi)存單元隊列構(gòu)成。這是內(nèi)存單元顆粒的時鐘頻率分為三種：dram核心頻率；時鐘頻率；數(shù)據(jù)傳輸頻率。2-31.內(nèi)存條的發(fā)展史：內(nèi)存條是一個以小型板卡形式出現(xiàn)的存儲器產(chǎn)品。它的特點是：容易安裝，便于用進(jìn)行更換，也便于增加或擴(kuò)充內(nèi)存。以前的pc機(jī)中使用的內(nèi)存條是單邊線連的存儲模塊簡稱simm；為了適應(yīng)奔騰系列的pc機(jī)的需要，一種新的64位的pc機(jī)問世，這種內(nèi)存條采用168條引腳，由于引腳過多不使內(nèi)存條過長，采用雙面連線的方法，這樣就形成了雙面連線的存儲模塊，簡稱dimm。2-32.dimm與simm的區(qū)別：dimm比simm更加靈活，最重要的是dimm內(nèi)存條支持3.3V電壓，simm內(nèi)存條確實只

50、能支持5V電壓，而奔騰系列的芯片大多是支持3.3V電壓。2-33.三種類型的芯片特征（sram、dram、eprom）：sram靜態(tài)芯片（hm616）特征是：高速度；低耗能；與ttl兼容、管腳引出與標(biāo)準(zhǔn)的2k*8b的芯片兼容、完全靜態(tài)不需要刷新；dram動態(tài)芯片（inter2164）特性是：存儲時間是150ns/200ns、低耗能、每2ms要刷新一次，每次刷新512個單元，2ms內(nèi)需要有128個刷新周期；eprom芯片（inter2732）。2-34.奇存儲器、偶存儲器、奇地址、偶地址、對準(zhǔn)字、未對準(zhǔn)字的相關(guān)概念： 8096有20位地址線就可以對應(yīng)1024個地址單元，此外8086還有16位地址

51、線，就是說一次最多可以讀2字節(jié)。為了讓8086達(dá)到一次既可以讀一個字節(jié)，又可以讀兩個字節(jié)的要求，就將他的地址空間一分為二，各占512個地址空間。規(guī)定用來連接8086高8為地址的存儲器就是奇存儲器，用來連接低8位的就是偶存儲器，與之對應(yīng)的高位地址就是奇地址，低位地址就是偶地址。而計算機(jī)在讀或存數(shù)時是第一個時鐘周期訪問低位，第二個時鐘周期訪問高位。當(dāng)我們要訪問一個字的低8位在奇存儲器中就是未對準(zhǔn)字，是不規(guī)范的；若是要訪問一個字的低8位在偶存儲器中時就是對準(zhǔn)字，是規(guī)范的。2-35.外設(shè)接口的電路的功能：轉(zhuǎn)換信息格式、提供聯(lián)絡(luò)信號、協(xié)調(diào)定時差異、進(jìn)行譯碼選址、實現(xiàn)電平轉(zhuǎn)換、具備時序控制。2-36.一般

52、接口電路中應(yīng)具有的電路單元：輸入輸出、鎖存器和緩沖器，用以解決外設(shè)和cpu之間速度不匹配的矛盾，以及隔離和緩沖的作用?？刂泼詈蜖顟B(tài)寄存器。地址譯碼器。讀寫控制邏輯和中斷控制邏輯。2-37. I/O端口的編址方式：獨立編址和統(tǒng)一編址。2-38.獨立編址的優(yōu)缺點：優(yōu)點：地址較短，譯碼電路較簡單，程序比較清晰，結(jié)構(gòu)較為獨立，可以分別設(shè)計。缺點：指令不豐富，靈活性較差。2-39.統(tǒng)一編址的優(yōu)缺點：優(yōu)點：任何對存儲器端口進(jìn)行的操作都可以用I/O端口的數(shù)據(jù)進(jìn)行操作。缺點：內(nèi)存空間減少，指令代碼較長，執(zhí)行時間也增加。2-40.I/O接口電路的分類：按功能選擇靈活性分為不可編程和可編程芯片兩種。按照接口通用

53、性分為通用芯片和專用芯片兩種。2-41.數(shù)據(jù)傳送方式：直接傳送、查詢傳送、中斷傳送、dma傳送、I/O處理機(jī)。2-42.cpu響應(yīng)終端的條件：設(shè)置中斷請求觸發(fā)器、設(shè)置終端屏蔽觸發(fā)器、設(shè)置中斷允許觸發(fā)器、cpu再現(xiàn)執(zhí)行的指令結(jié)束之后響應(yīng)中斷。2-43.直接存儲dma傳送方式：是一種不需要spu干預(yù)也不需要軟件介入的高速數(shù)據(jù)傳送方式。在dma傳送方式中，對這一數(shù)據(jù)傳送過程進(jìn)行控制的硬件稱為dma控制器（dmac）。2-44.dma操作的基本方法：周期挪用、周期擴(kuò)展、cpu停機(jī)方式。2-45. dma傳送方式：但字節(jié)傳送方式、成組傳送方式、請求傳送方式。2-46.中斷優(yōu)先級：軟中斷不可屏蔽中斷NMI

54、管腳可屏蔽中斷IF=1時單步。2-47.8259A的主要功能：8259A可管理8級優(yōu)先中斷源，通過8259A的級聯(lián)最多可管理64級優(yōu)先權(quán)的中斷源；對任意級別的中斷源都可以單獨進(jìn)行屏蔽，使該級中斷請求暫時被掛起，直到取消屏蔽為止；能想cpu提供可編程的標(biāo)識嗎；具有多種優(yōu)先權(quán)管理方式。2-48.RAM芯片片內(nèi)的地址線和數(shù)據(jù)線的條數(shù)：(1)4K 8位：地址線12條，數(shù)據(jù)線8條；(2)512K4位：地址線19條，數(shù)據(jù)線4條；(3)1M 1位：地址線20條，數(shù)據(jù)線1條；(4)2K 8位：地址線11條，數(shù)據(jù)線8條。 2-49.6116芯片各引腳的功能：6116是一種20488位的靜態(tài)RAM芯片，有11條地

55、址線，用來接受CPU送來的 地址信號，以選中CPU要訪問的存儲單元。6116有8條數(shù)據(jù)線，用于存儲單元數(shù)據(jù)的讀出 與寫入?？刂菩盘柧€有3條片選信號CE*用來選中所要訪問的存儲器芯片，CE*引腳通常 同地址譯碼器的輸出相連，而該地址譯碼器的輸入即CPU要讀寫的內(nèi)存單元的高位地址線。例如，CPU的地址線為20位，而內(nèi)存芯片的地址線為11位，則地址譯碼器的輸入可以是 高9位地址線(A19A11)；寫允許信號WE*和輸出允許信號OE*，這兩個信號是對存儲芯片 的寫和讀的控制信號，通常同CPU的WR和RD*引腳相連。2-50.2164芯片各引腳的功能：2164是一種64K1位的動態(tài)RAM芯片，有8條地址

56、線，可接受16位地址信號，因此 必須采用地址多路器，使16位地址信號分成8位行地址和8位列地址分時送入2164的地址線。數(shù)據(jù)線有2條，即DIN(輸入數(shù)據(jù))和DOUT(輸出數(shù)據(jù))，用來寫入或讀出一位數(shù)據(jù)信息。還有三 條控制信號線：RAS*行地址選通信號。用來鎖定8位行地址；CAS*列地址選通信號，用 來鎖定8位列地址；WRITE*讀寫控制信號，用來控制對2164芯片的讀與寫。2-51.2732芯片各引腳的功能：2732是一種4K8位的可擦除可編程序只讀存儲器芯片。有12條地址線，可接受 來自CPU的12位地址信號，以選中CPU要訪問的存儲單元。2732有8條數(shù)據(jù)線，用于存 儲單元數(shù)據(jù)的讀出與寫入

57、(在編程工作時)，有兩條控制信號線：芯片允許線CE*用來選擇 該芯片，使其工作，輸出允許線OE*用來把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時 有效時，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時的條件；在編程工作時，要求OE*線連 接編程電源VPP21V，CE*接一個50ms低電平有效的TTL編程脈沖，每加一個這樣的負(fù) 脈沖，控制向一個地址寫入個8位的數(shù)據(jù)。2-52.查詢式數(shù)據(jù)傳送的工作過程：查詢式數(shù)據(jù)傳送又稱“異步傳送方式”或“條件傳送方式”，其工作過程：在實現(xiàn)數(shù)據(jù)傳送前必須首先讀取外設(shè)的當(dāng)前狀態(tài)，檢查外設(shè)是否已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳 送，如果外設(shè)尚未準(zhǔn)備就緒(通常由狀態(tài)信息BUSY(忙)有效或R

58、EADY(就緒)無效表示)， 則CPU繼續(xù)查詢外設(shè)狀態(tài)；如果外設(shè)已準(zhǔn)備就緒(通常由狀態(tài)信息BUSY無效或READY有效表示，則CPU可通過數(shù)據(jù)端口進(jìn)行輸入或輸出操作，以實現(xiàn)同外設(shè)的數(shù)據(jù)傳送。2-53.中斷傳送方式的工作過程：采用中斷方式傳送數(shù)據(jù)，在硬件方面，在外設(shè)與CPU之間必須有一個具有中斷控 制邏輯的接口電路，用來實現(xiàn)數(shù)據(jù)傳送的控制，也可以是一般的接口電路(無中斷控制邏 輯)加上一個專用的中斷控制器(例如8259A可編程中斷控制器)，在軟件方面，必須編制 一段“中斷服務(wù)程序”，以完成CPU與外設(shè)之間的數(shù)據(jù)傳送。 在中斷傳送方式中，通常在一個主程序中安排好在某一時刻啟動某一外設(shè)后，CPU繼 續(xù)執(zhí)行主程序。此時外設(shè)同時進(jìn)行數(shù)據(jù)傳送的準(zhǔn)備工作。當(dāng)外設(shè)完成數(shù)據(jù)傳送的準(zhǔn)備時， 通過中斷控制邏輯向CPU發(fā)出中斷請求，在CPU可以響應(yīng)中斷的條件下(IF=1，在完成當(dāng)前指今后)，現(xiàn)行主程序被“中斷”，通過中斷控制邏輯提供的“中斷 類型碼”，從“中斷向量表”中讀入“中斷向量”轉(zhuǎn)去執(zhí)行“中斷服務(wù)程序”，在中斷服務(wù)程 序中完成次CPU與外設(shè)之間的數(shù)據(jù)傳送，傳送完成后仍返回被