1、3.1 組合邏輯電路概述,Z1f1(X1，X2，Xn) Z2f2(X1，X2，Xn) Zmfm(X1，X2，Xn),Z1,Z2,Zm,X1,X2,Xn,組合 邏輯 電路,ZF(X),3.2 組合邏輯電路的分析 3.2.1 分析組合邏輯電路的一般步驟,=1,=1,A,B,C,F,例3-1 已知組合邏輯電路如圖3-2所示，試分析該電路的邏輯功能。,F(AB)C,為奇校驗(yàn)電路,A,B,&,&,&,1,&,P1,P2,P3,S,C,S=P2P3=AP1BP1=AAB BAB =A（A+B）+B（A+B） =AB+AB=A B C=P1=AB,3.2.2 幾種常用的組合邏輯電路和器件 1. 半加器和全加

2、器 （1）半加器,邏輯符號(hào),真值表,圖3-3,b,S=P2P3=AP1BP1=AAB BAB =A（A+B）+B（A+B） =AB+AB=A B C=P1=AB,（2）一位全加器,（4）減法器,ABAB補(bǔ)AB反1,組成：低位的進(jìn)位輸出接高位的進(jìn)位輸入。,缺點(diǎn)：串行進(jìn)位運(yùn)算速度慢，用超前進(jìn)位法可提高運(yùn)算速度。,常用4位超前進(jìn)位加法器有74LS283等。,CT74LS283,（3）多位全加器,超前進(jìn)位加法器CT74LS283,原理： 通過(guò)邏輯電路事先得出每一位全加器的進(jìn)位輸入信號(hào)，而無(wú)需再?gòu)淖畹臀婚_(kāi)始向高位逐位傳遞進(jìn)位信號(hào)。,2. 數(shù)據(jù)選擇器的分析,真值表,D3,D2,D1,D0,A1,A0,&,

3、&,&,&,1,1,1,1,A1,A1,A0,A0,D,圖3-8 4路分配器,3. 多路分配器的分析,3.3 組合邏輯電路的設(shè)計(jì) 3.3.1 組合邏輯電路的設(shè)計(jì)概述 3.3.2 組合邏輯電路的設(shè)計(jì)方法,1）用SSI進(jìn)行設(shè)計(jì)，本章3.4節(jié)將介紹。 2）用MSI實(shí)現(xiàn)其他組合邏輯功能的設(shè)計(jì)，將在3.6節(jié)、3.7節(jié)進(jìn)行介紹。 3）使用大規(guī)模集成電路（LSI）和超大規(guī)模集成電路（VLSI）中的可編程邏輯器件（Programmab le Logic Device）進(jìn)行設(shè)計(jì)。關(guān)于這一方面的內(nèi)容，第6章將專(zhuān)門(mén)進(jìn)行討論。,3.4 用小規(guī)模集成電路（SSI）實(shí)現(xiàn)組合邏輯電路設(shè)計(jì) 3.4.1 設(shè)計(jì)組合邏輯電路的一般

4、步驟,1）根據(jù)給定的邏輯命題，先確定哪些是邏輯變量，哪些是邏輯函數(shù)，然后列出真值表。 2）由真值表寫(xiě)出整個(gè)電路的輸出邏輯表達(dá)式Ff（A，B，C，）。 3）化簡(jiǎn)或根據(jù)需要變換邏輯表達(dá)式F，最后畫(huà)出邏輯電路圖。,3.4.2 組合邏輯電路設(shè)計(jì)舉例,例3-2 試用2輸入端TTL與非門(mén)和反相器設(shè)計(jì)一個(gè)3輸入I0、I1、I2，3輸出F0、F1、F2的信號(hào)排隊(duì)電路，邏輯功能是：如I0、I1、I2均為0，則F0、F1、F2也均為0；當(dāng)輸入I0為1時(shí)，無(wú)論I1和I2為1還是0，輸出F0為1，F(xiàn)1和F2為0；當(dāng)I0為0且I1為1時(shí)，無(wú)論I2為1還是0，輸出F1為1，其余兩個(gè)輸出為0；當(dāng)I2為1且I0和I1均為0時(shí)

5、，輸出F2為1，其余兩個(gè)輸出為0。畫(huà)出所設(shè)計(jì)的信號(hào)排隊(duì)電路的邏輯圖。,表3-6 例3-2的真值表,解：1）根據(jù)題意列出真值表,2）寫(xiě)出邏輯表達(dá)式,3）變換為與非表達(dá)式,4）畫(huà)邏輯圖,&,1,1,I0,I1,I2,&,1,1,&,1,F0,F1,F2,例3-3 設(shè)計(jì)一個(gè)供A、B、C 3人使用的簡(jiǎn)單表決電路，如多數(shù)人同意，則提案通過(guò)，以指示燈亮表示；否則提案不通過(guò)，指示燈熄滅。如約定A、B、C同意為1，反對(duì)為0，提案通過(guò)則輸出F為1（指示燈亮），否則F為0（指示燈滅）。要求全用3輸入端的TTL與非門(mén)實(shí)現(xiàn)，畫(huà)出邏輯電路圖。,解：1）列真值表,2）寫(xiě)邏輯式,3）變換為與非-與非式,4）畫(huà)邏輯圖,&,&

6、,&,A,B,C,&,F,圖3-12 編碼器的邏輯框圖,編碼器,I0,I1,In-1,Y0,Y1,Y2,表3-8 8-3二進(jìn)制編碼器真值表,3.4.3 編碼器 1. 8線-3線二進(jìn)制編碼器,Y2I4I5I6I7,Y1I2I3I6I7,Y0I1I3I5I7,畫(huà)出邏輯電路圖,圖3-13 8線-3線二進(jìn)制編碼器的邏輯電路,圖3-13 (P78) 8 線 3 線編碼器,2. 二-十進(jìn)制(10線-4線)優(yōu)先編碼器,表3-9 10線-4線優(yōu)先編碼器的真值表,化簡(jiǎn)和變換后為,寫(xiě)出邏輯表達(dá)式,圖3-14 二-十進(jìn)制 優(yōu)先編碼器電路 CT74LS147,CT74LS4147 編碼器功能表,表3-10 3線-8線

7、譯碼器（輸出高電平有效）,3.4.4 譯碼器 1. 譯碼器功能及其分類(lèi) 2. 二進(jìn)制譯碼器,圖3-15 CT74LS138 a) 3線-8線譯碼器,1,1,1,1,1,&,1,1,1,&,(6)STA,(4)STB,(5)STC,(1)A0 (2)A1 (3)A2,Y0(15) Y1(14) Y2(13) Y3(12) Y4(11) Y5(10) Y6(19) Y7(7),&,&,&,&,&,&,&,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,

8、1,1,1,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,0,1,偽 碼,0,1,1,1,1,1,1,1,1,1,1,0,0,1,9,1,0,1,1,1,1,1,1,1,1,0,0,0,1,8,1,1,0,1,1,1,1,1,1,1,1,1,1,0,7,1,1,1,0,1,1,1,1,1,1,0,1,1,0,6,1,1,1,1,0,1,1,1,1,1,1,0,1,0,5,1,1,1,1,1,0,1,1,1,1,0,0,1,0,4,1,1,1,1,1,1,0,1,1,1,1,1,0,0,3,1,1,1,1,1,1,1,0,

9、1,1,0,1,0,0,2,1,1,1,1,1,1,1,1,0,1,1,0,0,0,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,W9,W8,W7,W6,W5,W4,W3,W2,W1,W0,D,C,B,A,輸 出（低電平0有效）,輸 入,十進(jìn)制數(shù),表3-11 4 線-10 線譯碼器 真值表,0,0,0,1,3. 二-十進(jìn)制譯碼器,8421 BCD 碼輸入端，從高位到低位依次為 A3、A2、A1 和 A0 。,10 個(gè)譯碼輸出端，低電平 0 有效。,兩種接法：,共陽(yáng)極，需0驅(qū)動(dòng),共陰極，需1驅(qū)動(dòng),為了使七段數(shù)碼管顯示BCD代碼所表示的十進(jìn)制數(shù)，必須使用顯示譯碼器，將BCD代碼譯

10、成數(shù)碼管所需的驅(qū)動(dòng)信號(hào)。,常用可以驅(qū)動(dòng)共陰極LED數(shù)碼管的顯示譯碼器有74LS248等。,LED數(shù)碼管結(jié)構(gòu)圖,74LS248,a,b,c,d,e,f,g,a,b,c,d,e,f,g,4. 7段譯碼顯示器的設(shè)計(jì) （1）3種常用的7段數(shù)碼顯示器件 1）半導(dǎo)體數(shù)碼管,例3-4 7段字形譯碼顯示器的設(shè)計(jì) 設(shè)計(jì)一個(gè)7段數(shù)字字形譯碼顯示器，設(shè)計(jì)要求：輸入ABCD為8421碼00001001，輸出信號(hào)為ag，用以驅(qū)動(dòng)7段數(shù)碼顯示器件。,表3-12 7段數(shù)字顯示譯碼器的真值表,解：,2由真值表畫(huà)卡諾圖,1,0,1,0,1,1,0,1,1,1,0,1,0,1,1,1,1,1,00 01 11 10,(b),00

11、 01 11 10,00 01 11 10,(c),00 01 11 10,00 01 11 10,(e),1,1,A,00 01 11 10,00 01 11 10,(a),00 01 11 10,00 01 11 10,(d),00 01 11 10,00 01 11 10,(f),1,1,1,1,0,1,1,0,1,a,b,c,d,e,f,其邏輯表達(dá)式,BIN/7SEG,T1,CT=0,G21,V20,1,2,4,8,a20,21,b20,21,c20,21,d20,21,e20,21,f20,21,g20,21,1,2,6,7,3,5,4,9,10,11,12,13,14,15,1,&

12、,圖3-24 CT74LS48,74LS48：BCD七段譯碼器/驅(qū)動(dòng)器,七段顯示譯碼器74LS48與數(shù)碼管的連接,此三控制端不用時(shí)，通過(guò)電阻接高電平。,BCD碼,3.4.5 數(shù)值比較器 1. 一位二進(jìn)制數(shù)比較器,表3-13 一位二進(jìn)制數(shù)值比較器的真值表,FABA,FAB,ABAB,B,FAB ,A=B,AB,AB,A0 B0,A1 B1,A2 B2,A3B3,輸出,輸入,A3B3,1,A3B3,0,0,1,0,0,A3=B3,A2B2,1,0,0,A3=B3,A2B2,0,0,1,A3=B3,A3=B3,A3=B3,A3=B3,A2=B2,A2=B2,A2=B2,A2=B2,A1B1,A2B2

13、,A1=B1,A1=B1,A0B0,A1B1,0,0,0,0,0,0,0,0,1,1,1,1,A3=B3,A3=B3,A3=B3,A2=B2,A2=B2,A2=B2,A1=B1,A1=B1,A1=B1,A1=B1,A1=B1,A1=B1,0,0,0,0,0,0,1,1,1,2. 多位二進(jìn)制數(shù)比較器,5,6,7,5,6,7,圖3-26 CT74LS85,A3A2A1A0B3B2B1B0,74LS85-2 高位片,A7A6A5A4B7B6B5B4,A3A2A1A0B3B2B1B0,74LS85-1 低位片,A3A2A1A0B3B2B1B0,0,0,1,圖3-27 用兩片4位比較器組成8位比較器連線

14、圖,3.6 用MSI芯片設(shè)計(jì)其他的組合邏輯電路 3.6.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯功能 1. 用數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)發(fā)生器,例3-6 用8選1數(shù)據(jù)選擇器產(chǎn)生3變量的邏輯函數(shù)： F1,畫(huà)出連線圖。,F1,解：,CT74LS151,MUX,EN 0,2,0,1,2,3,4,5,6,7,0,C,B,A,0,0,1,1,F1,G,0,7,0,0,1,1,MUX,EN,0,1,2,3,0,B,A,0,3,0,1,CT74153,例3-7 已知3變量邏輯函數(shù)： F2(A，B，C)m(2，3，4，5，6) 試用雙4選1數(shù)據(jù)選擇器CT74LS153實(shí)現(xiàn)之。,F2,0,0,1,C,F2(A，B，C) m(2

15、，3，4，5，6) ,解：,將F2中的一個(gè)變量C分離出來(lái)，即,圖3-33 用CT74LS151實(shí)現(xiàn)3變量邏輯的連線圖,例3-8 選用合適的數(shù)據(jù)選擇器實(shí)現(xiàn)5變量邏輯函數(shù)： F3,MUX,EN 0,2,0,1,2,3,4,5,6,7,0,C,B,A,0,E,D,1,0,&,D,E,F3,F3,G,0,7,解：,圖3-34 用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)5變量邏輯函數(shù)F3的連線圖,2. 用雙4選1數(shù)據(jù)選擇器構(gòu)成一位全加器,Si,Ci+1,MUX,EN,0,1,2,3,0,1,B,A,0,3,0,1,EN,0,1,2,3,Si,Ci+1,Ci,0,0,1,CT74LS153,圖3-35 用雙4選1數(shù)據(jù)選擇器組

16、成1位全加器的連線圖,3. 用數(shù)據(jù)選擇器和譯碼器構(gòu)成等值數(shù)碼比較器,CT74LS151,MUX,EN 0,2,0,1,2,3,4,5,6,7,0,A2,W,G,0,7,W,1,2,3,4,5,6,7,0,CT74LS138,A1,A0,B2,B1,B0,2,1,4,&,EN,STA,STB,STC,1,圖3-36 用CT74LS138和CT74LS151組成的等值數(shù)碼比較器,3.6.2 用譯碼器實(shí)現(xiàn)多種組合邏輯功能 1. 用譯碼器實(shí)現(xiàn)邏輯函數(shù),例3-9 用MSI譯碼器外加必要的門(mén)電路，實(shí)現(xiàn)邏輯函數(shù)：F4(A，B，C)m(0，2，3，4，7)畫(huà)連線圖。,解：,1,2,3,4,5,6,7,0,CT

17、74LS138,A,B,C,2,1,4,&,EN,STA,STB,STC,1,&,F4,法一,圖3-37 例3-9用圖 a）用譯碼器和與非門(mén)實(shí)現(xiàn)F4,1,2,3,4,5,6,7,0,CT74LS138,A,B,C,2,1,4,&,EN,STA,STB,STC,1,&,F4,法二,圖3-37 例3-9用圖 b）用譯碼器和與門(mén)實(shí)現(xiàn)F,2. 用譯碼器組成一位全加器,Si,Ci+1,1,2,3,4,5,6,7,0,CT74LS138,Ai,Bi,Ci,2,1,4,&,EN,STA,STB,STC,1,&,Si,Ci+1,&,圖3-39 4線-16線譯碼器CT74154的邏輯符號(hào),3.6.3 用全加器實(shí)

18、現(xiàn)多種組合邏輯功能 1. 用全加器實(shí)現(xiàn)代碼轉(zhuǎn)換,3 2 1 0,A,3 2 1 0,B,3 2 1 0,P Q R S,CO,CI,0,CT74LS283,A3 A2 A1 A0,1,1,0,0,3 2 1 0,A,3 2 1 0,B,3 2 1 0,P Q R S,CO,CI,0,CT74LS283,A3 A2 A1 A0,1,1,0,1,圖3-40 用全加器實(shí)現(xiàn)BCD碼轉(zhuǎn)換,8421碼轉(zhuǎn)換成余3碼,余3碼轉(zhuǎn)換成8421碼,2. 8421BCD碼加法器,雖然8421BCD碼由二進(jìn)制代碼組成，但由于將兩個(gè)8421BCD碼所表示的一位十進(jìn)制數(shù)相加之和只可能在019（即99119，式中1是低位來(lái)的

19、進(jìn)位信號(hào)）這20個(gè)數(shù)范圍內(nèi)，而且在本位的最高輸出只能是1001，超過(guò)1001就必須向高位進(jìn)位。因此，不能直接用4位二進(jìn)制全加器來(lái)完成兩個(gè)8421BCD碼的相加。 如果用4位二進(jìn)制全加器來(lái)完成兩個(gè)8421BCD碼相加，必須分析兩個(gè)二進(jìn)制數(shù)相加與兩個(gè)8421BCD碼相加各自的特點(diǎn)，找出規(guī)律性的異同關(guān)系，把存在的問(wèn)題加以解決。為了便于分析，現(xiàn)將兩個(gè)4位二進(jìn)制數(shù)相加與兩個(gè)8421BCD碼相加的20個(gè)數(shù)列表，如表3-16所示。表中Ci+4是兩個(gè)二進(jìn)制數(shù)相加的進(jìn)位，Ki+1是兩個(gè)8421BCD碼十進(jìn)制數(shù)相加的進(jìn)位。,Ki+1=K+S3S2+S3S1=KS3S2S3S1,F3 F2 F1 F0,3 2 1 0,A,3 2 1 0,B,3 2 1 0,D3 D2 D1 D0,CO,B,CI,1,CT74LS283,3 2 1 0,A,3 2 1 0,B,A3 A2 A1 A0,3 2 1 0,CO,B,CI,CT74LS283,圖3-43 4位減法,=1,=1,=1,=1,B3 B2 B1 B0,C,A3 A2 A1 A0,B3 B2 B1 B0,習(xí)題 3-23 4位