1、第四章 存儲器,主要內容,一、存儲器的主要性能指標 二、存儲器的分類 三、內存的基本組成 四、存儲系統(tǒng)的層次結構 五、SRAM和DRAM 六、存儲器的接口設計 七、cache 八、虛擬存儲器,一、存儲器的主要性能指標,存儲器性能指標主要有五項： 容量、速度、功耗、可靠性、集成度。 1、存儲器容量 2、存取速度 3、功耗 4、可靠性 5、集成度,1、存儲器容量,存儲器容量: 通常計算機編址單元是字節(jié)/字二個字節(jié)定義成一個字），存儲器的容量是指一個存儲器中單元總數，用字數或字節(jié)數表示。也可以用二進制位（bit）來表示。 如64K字=64K16位， 512KB（B表示字節(jié)）=512K8位。 外存為了

2、表示更大的容量，采用MB、GB、TB等。 其中: 1KB=2 10B，1MB=220 B， 1GB=2 30B，1TB=2 40B,2、存取速度,存取速度： 存儲器的存取速度: 是指訪問（讀/寫）一次存儲器所需要的時間。 常用存儲器的存取時間(Memory Access Time) 和存儲周期表示， MOS工藝的存儲器存取周期數為數十 - - 數百nS， 雙極型RAM存取周期最快可達10nS以下， 一般存儲周期略大于存取時間， 其差別取決于主存的物理實現細節(jié)。,3.功耗 維持功耗 操作功耗 4.可靠性 指存儲器對電磁場及溫度等變化的抗干撓能力 5.集成度 指單位毫米芯片上集成的存儲電路數,二、

3、 存儲器分類,1按用途分類 2按存儲器存取方式不同 3. 按適用的機器類型,1按用途分類,按存儲器用途可以分為主存儲器和輔助存儲器。 主存儲器（Main Memory） 主存又稱內存，用來存放計算機正在執(zhí)行的或經常使用的程序和數據。CPU可以直接對它進行訪問，一般是由半導體存儲器構成，通常裝在主板上，存取速度快，但容量有限，其大小受地址總線位數的限制。 如在8086系統(tǒng)中， 有20條地址總線，CPU可以尋址內存1MB空間， 用來存放系統(tǒng)軟件及當前運行的應用軟件。, 輔助存儲器（External Memory） 輔助存儲器又稱外存，是主存的后援，一般不安裝在主機板上，屬計算機的外部設備。 輔存是

4、為彌補內存容量的不足而配置的，用來存放不經常使用的程序和數據，需要時成批調入主存供CPU使用，CPU不能直接訪問它。 最廣泛使用的外存是磁盤、光盤等。輔存容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。 外存需要配置專門的驅動設備才能完成對它的訪問，如硬盤、軟盤驅動器等。,計算機工作時存儲器工作情況： 一般由內存ROM中引導程序啟動系統(tǒng)， 從外存儲器讀取系統(tǒng)程序和應用程序，送到內存RAM中； 程序運行時中間結果放在RAM中， 程序運行結束時將結果存入外存。,2按存儲器存取方式不同,對內、外存儲器進行進一步分類： 外存儲器分類 內存儲器按使用屬性分類, 、外存儲器分類, 順序存

5、取存儲器SAM（Sequential Access Memory） 直接存取存儲器DAM（Direct Access Memory）, 、內存儲器按使用屬性分類,內存儲器種類繁多，按使用屬性分為: 隨機存取存儲器RAM（Random Access Memory） 只讀存儲器 ROM（Read Only Memory）,隨機存取存儲器RAM（Random Access Memory）, SRAM 靜態(tài)RAM(Static RAM) DRAM動態(tài)RAM（Dynamic RAM） IRAM組合RAM NVRAM非易失性隨機讀寫存儲器,隨機存取存儲器RAM（Random Access Memory）,

6、隨機存取存儲器RAM（Random Access Memory）： RAM也稱讀寫存儲器，對該存儲器內部的任何一個存儲單元，既可以讀出（?。?，也可以寫入（存）； 存取用的時間與存儲單元所在的物理地址無關； 主要用作主存，也可作為高速緩存使用； 通常說的內存容量均指RAM容量。 一般RAM芯片掉電時信息將丟失， 目前有內帶電池芯片，掉電后信息不丟失的RAM，稱為非易失性RAM（NVRAM）。 微機中大量使用MOS型（按制造工藝分成MOS型和雙極型）RAM芯片。 按集成電路內部結構不同，RAM又可以分為靜態(tài)RAM和動態(tài)RAM。,隨機存取存儲器RAM分類表,只讀存儲器ROM（Read Only Me

7、mory）,只讀存儲器ROM ： ROM中存儲器的信息是在使用之前或制作時寫入的，作為一種固定存儲； 運行時只能隨機讀出，不能寫入； 電源關斷，信息不會丟失，屬于非易失性存儲器件； 常用來存放不需要改變的信息。 如操作系統(tǒng)的程序（BIOS）或用戶固化的程序。,ROM按集成電路內部結構不同可分為五種： 掩膜編程ROM（Mask programmed ROM） PROM可編程ROM(Programable ROM) EPROM光可擦除PROM（Erasable Programable ROM） E2PROM電可擦除PROM（Electrically Erasable PROM） Flash Mem

8、ory快速電擦寫存儲器,只讀存儲器ROM分類,按適用的機器類型,臺式機：速度、容量 筆記本：散熱 服務器：穩(wěn)定 手持設備：體積 ,三、內存的基本組成,內存是一種接收、保存和取出信息（程序、數據、文件）的設備；一種具有記憶功能的部件；是計算機的重要組成部分，是CPU最重要的系統(tǒng)資源之一。 CPU與內存的關系如下圖所示。,存儲器,CPU,存儲器的結構,存儲器地址線位數n，存儲單元數為N， 他們之間的關系為N=2n。,地,址,譯,碼,驅,動,讀,寫,放,大,電,路,.,存儲體,時序控制線路,n位地址總線,控制信號線,X位數據總線, 地址譯碼驅動電路,地址譯碼驅動電路: 用來對地址碼進行譯碼， 帶有一

9、定驅動能力， 作為地址單元選擇線。,三級層次的存儲器結構,四、存儲系統(tǒng)的層次結構,外存 External Memory,主存 Main Memory,高速緩存 Cache,存儲系統(tǒng)的層次結構,速度,容量,寄存器,五、SRAM和DRAM,一、靜態(tài)隨機存取存儲器（SRAM） 構成器件： 雙極型快速穩(wěn)定，集成度低，工藝復 雜。 MOS速度較雙極型低，比DRAM快。 特點：存取周期快（雙極型10nS,MOS 幾十-幾百nS），不需刷新，外電 路簡單，基本單元晶體管數目較 多，適于小容量。,六管基本存儲器 T1T2雙穩(wěn)態(tài)觸發(fā)器T3T4負載管 T5T6控制管 特點：非破壞性讀出，雙穩(wěn)態(tài)保持穩(wěn)態(tài)不用刷新。,

10、 SRAM結構框圖： 地址譯碼器采用雙譯碼 存儲矩陣可選用位結構矩陣或字結構矩陣 控制邏輯和三態(tài)數據緩沖器 通過讀/寫端和CS片選端控制由I/O電路對存儲器單元輸入/輸出信號。,SRAM芯片 1KX8bit 結構，10根地 址線，8 根數據線 WE、OE 讀/寫允許線 CE 片選端,二、動態(tài)RAM（DRAM） 基本單元：有4管、3管及單管 單管動態(tài)RAM基本存儲單元 原理：通過電容C存儲信息 缺點：漏電和破壞性讀出 改進：加刷新放大器，速度幾百次/秒 改進動態(tài)RAM特點： 讀寫操作二次打入 先輸RAS，后CAS 刷新操作只輸入RAS 刷新周期不能進行讀寫操作, DRAM的刷新 電容C上高電平保

11、持時間：約2mS 刷新時間間隔：2mS DRAM內刷新：矩陣內一行行地進行，刷新一行的時間為刷新周期。 刷新控制：由讀寫控制電路系統(tǒng)地完成DRAM刷新 注：讀寫過程也有刷新功能，但是隨機的，不保證所有 RAM單元都能經讀寫刷新。 刷新控制器(圖6-5)；協調完成前述DRAM特點中三項。 構成： 地址多路器 刷新地址計數器 刷新定時器 仲裁電路 定時發(fā)生器,刷新定時器定時發(fā)出刷新請求 CPU發(fā)出讀/寫申請 定時發(fā)生器按刷新或讀寫要求提供RAS、CAS和 WE給DRAM芯片。, 地址多路器 CPU地址轉換為行地址，列地址分兩次送入DRAM芯片，實現兩次打入。先RAS，后CAS 刷新地址計數器產生行

12、掃地址，由RAS打入，無列掃地址。,仲裁電路對優(yōu)先權仲裁。注意在刷新周期不接受CPU的申請。,六、存儲器芯片的接口設計,了解各種常用存儲器芯片接口特性是用戶設計微機存儲器系統(tǒng)的基礎， 存儲器芯片的接口特性: 實質上就是了解它與CPU總線相關的信號線的功能及工作時序,以便實現存儲器芯片上信號線與CPU三大總線的連接，構成微機的存儲器系統(tǒng)。 1、介紹存儲器與CPU總線相關的信號線 2、存儲器芯片與CPU的連接方式。,1、存儲器與CPU總線相關的信號線,存儲器件與CPU相關信號線一般包括三種： （1）、地址線（入） （2）、數據線（入出） （3）、控制線（入）,（1）、地址線AnA0,存儲器芯片的存

13、儲單元數取決于地址線的位數。 地址線An A0 An為最高位（MSB），A0是最低有效位（LSB）， 下標n總比地址引腳數少1。 對于1KB的存儲器有10條地址引腳（A9 A0）， 用來選擇1024個存儲單元； 具有11條地址總線的芯片（A10 A0），就有2048個存儲單元供使用， 而對于8088CPU PC機，具有20位（A19 A0）地址總線，直接進行選擇存儲單元可以達1MB。 一般存儲器件信息是以二進制0或1形式存取。,（2）、數據線（入出）,數據線（O7 O0或IO7 IO0） ROM芯片有一組可以進行輸出的數據總線（O7 O0） RAM芯片有一組可以進行輸入輸出的數據總線 （IO7

14、 IO0） 其中： O7 或 IO7為最高位MSB； O0或IO0為最低位LSB。 用于存（寫）?。ㄗx）數據。 數據總線8位意味著一個存儲單元存放8位（1個字節(jié)）數據， 當然還有32位、16位、4位1位等總線寬度的存儲器芯片。,（3）、控制線（入）,控制線隨著芯片不同而不同： ROM控制線 SRAM控制線, ROM控制線,ROM芯片提供兩個控制輸入信號： 芯片允許 ， 輸出允許 。 1 使該芯片處于低功耗備用模式； 0 該芯片被選中，使O7 O0處于允許狀態(tài)； = 1 輸出被禁止, O7 O0處于高阻； = 0 允許O7 O0正常輸出。 由此可見，使ROM能有效地操作必須使 = =0。, SR

15、AM控制線,靜態(tài)RAM(SRAM)提供三個控制輸入信號: 芯片允許 輸出允許 寫允許 無論對SRAM進行讀或寫數據時，必須使 =0。 向SRAM寫數據時， =0、 =0、 =1， 將I/O7 I/O0 配置為輸入，實現存儲器寫操作。 從SRAM讀出數據時， =1 、 =0、 = 0， IO7 IO0 為非高阻態(tài)，實現對存儲器讀操作。 注意: 0 不能存在。 1 數據線處于高阻抗狀態(tài)，即不能讀/不能寫。,(3). DRAM存儲器,動態(tài)RAM(DRAM)以電荷形式存儲信息的器件。 以INTEL2164為例 2164為64K1 16根地址分為兩組 RAS（行地址有效）時， A0A7有效 CAS（列地

16、址有效）時， A8A15有效 DIN為數據輸入，DOUT為數據輸出 2164內部有4個128128的存貯矩陣 DRAM必須在2ms內對所有內存單元刷新 RAS作為刷新的選通信號 刷新時按行進行，且數據線不起作用,2164,A0A15,DIN,DOUT,WE,RAS,CAS,芯片地址線與CPU的低地址總線相連，以確定存儲器片內地址， 剩下CPU的高位地址通過地址譯碼產生片選控制信號。,存儲器芯片的選擇原則,確定好電路結構以后，存儲器芯片的選擇應盡量選用容量相同的芯片,存儲器芯片連接原則,2、存儲器芯片與CPU的連接,設計步驟 (1) 根據設計需求，確定存儲器的選型和數量 存儲器的存取速度與CPU

17、時序之間的配合 存儲器的電平信號與CPU的電平配合 容量大小的計算 (2) 根據地址的要求，設計地址線的連接方式 芯片地址線與CPU的低地址總線相連，以確定存儲器片內地址，剩下CPU的高位地址通過地址譯碼產生片選控制信號。 （3）設計存儲器數據線的連接方式 數據線連接 驅動電路設計 （4）設計控制線的連接方式 片選信號 讀/寫信號,8086的引腳,GND,AD14,AD0,NMI,INTR,CLK,GND,VCC,AD15,A16/S3,A17/S4,A18/S5,A19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2

18、),DEN(S0),INTA(QS1),1,2,40,39,38,37,34,33,32,31,30,29,28,27,26,25,24,23,22,21,RESET,READY,TEST,ALE(QS0),DT/R(S1),36,35,AD1,14,17,18,19,20,15,16,3,AD13,.,.,設計需求,設計一個2K x 8位的存儲器，與8088CPU相連。 分別使用： 讀寫存儲器RAM 2114芯片（1K 4位/片） 6116芯片（2K 8位/片）, 1.讀寫存儲器RAM（2114芯片）, 2114的引腳和邏輯符號如下圖示：,A0 A9,I/O1 I/O4,2114,寫允許 W

19、E,片選 CS,2114與8088CPU的連接,要求利用 2114組成容量為2K8的存儲器 1容量設計： 2114數據線位數為4位, 8088 CPU數據總線是8位的，2K容量的存儲器用4片2114實現。 2地址線 需要10位,即A0A9。因為2114存儲單元數為1K (210=1024)單元 3數據線 2片2114做為一組，構成8位，連接到數據線 4控制線 片選信號：CS 讀/寫信號:WE,2114與CPU的連接,A0 A9,A0 A9,A0 A9,A0 A9,A0 A9,CS,CS,CS,CS,WE,WE,WE,WE,D3D0,D7D4,D7D4,D3D0,2114,2114,2114,2

20、114,D7D0,CPU,A19 A10,IO/M,1K,1K,WR,DB,AB,CB,片選譯碼,地址總線,數據總線,控制總線, 2.讀寫存儲器RAM（ 6116芯片 ）,6116存儲芯片為2K 8位 引腳圖如下,要求利用 6116組成容量為2K8的存儲器,6116與8088CPU的連接,要求利用 6116組成容量為2K8的存儲器，該存儲器的地址是A0000h-A07FFh 1容量設計： 6116數據線位數為8位, 8088 CPU數據總線是8位的，2K容量的存儲器用1片6116即可實現。 2地址線 需要11位,即A0A10。因為6116存儲單元數為2K (211=2048)單元 3數據線 8

21、位I/O引腳可連接到數據線 4控制線 片選信號：CS 讀/寫信號:WE 輸出使能信號:OE,CPU,6116與CPU的連接,D7 D0,A19 A0,WR,RD,M/IO,CPU,D7 D0,6116與CPU的連接,A10 A0,6116,WE,OE,CS,D7 D0,A10 A0,WR,RD,M/IO,片選譯碼,A19 A11,問題：總線驅動能力不夠,6116與74LS245的連接,存儲器寫 DIR=1,AB 存儲器讀 DIR=0,BA,CPU,D7 D0,A10 A0,6116,WE,OE,CS,D7 D0,A10 A0,WR,RD,M/IO,片選譯碼,A19 A11,存儲器寫 DIR=1

22、,AB 存儲器讀 DIR=0,BA,6116與74LS245的連接,CPU,D7 D0,A10 A0,6116,WE,OE,CS,D7 D0,A10 A0,WR,RD,M/IO,片選譯碼,A19 A11,問題：如何讓該存儲芯片的地址范圍在A0000h-A07FFh之間,要求存儲地址為：A0000A07FFH,1010 0000 0000 0000 0000 1010 0000 0111 1111 1111,A19 A11,A10 A0,片選信號譯碼,常用的譯碼器有以下三種 與非門譯碼器 38譯碼器（74LS138） PLD可編程譯碼器,與非門,8個輸入端 1個輸出端,要使得輸出端為0，必須全部

23、的輸入端都為1 任何一個輸入端為0,則輸出為1,CPU,D7 D0,A10 A0,6116,WE,OE,CS,D7 D0,A10 A0,WR,RD,M/IO,A19 A11,與非門的譯碼電路,與非門的譯碼電路,CPU,D7 D0,A10 A0,6116,WE,OE,CS,D7 D0,A10 A0,WR,RD,M/IO,&,74LS30,1,A19,A18,A16,A17,A15,A13,A14,A12,1 0 1 0 0 0 0 0 0,A11,作業(yè),用6116芯片，設計一個4K*16bit的存儲器，連接到8086CPU.要求地址范圍從B1000h開始。,設計需求,設計一個16K x 8位的只

24、讀存儲器，與8088CPU相連。 只讀存儲器ROM 以EPROM 2716(2K8) 。, 只讀存儲器ROM（ 2716）,2716存儲芯片為2K 8位 其引腳圖如下:,2716與8088CPU的連接,要求利用 2716組成容量為16K8的存儲器 1容量設計： 2716數據線位數為8位, 8088 CPU數據總線是8位的，2K容量的存儲器用8片2716即可實現。 2地址線 需要11位,即A0A10。因為2716存儲單元數為2K (211=2048)單元 3數據線 8位I/O引腳可連接到數據線 4控制線 片選/編程信號:CE/PGM 輸出使能信號:OE,38譯碼器（74LS138）,08000F

25、FFH,38003FFFH,000007FFH,用74LS138全譯碼實現真值表,存儲器地址： FC000FC7FFH FC800FCFFFH FF800FFFFFH,1 1 1 1 1 1,y0,y7,七 高速緩沖存儲器（ Cache）,七 高速緩沖存儲器（ Cache） 用Cache來解決CPU與內存之間的速度差。,CPU-Cache-DRAM-外存 Cache工作原理：程序訪問在時空上的局部性。,Cache設計思想：把經常訪問的代碼和數據保存到SRAM組成的高速緩沖存儲器中，把不常訪問的代碼和數據保存到大容量DRAM中，使得存儲器系統(tǒng)的價格降低，而訪存時間接近零等待。,多層次存儲器結構如

26、圖,Cache的工作原理,Cache對CPU而言是透明的，CPU送出的仍是主存地址 Cache的容量遠遠小于主存，只有很小一部分主存的內容保存在cache中。需要判斷需要訪問的內存數據是否在cache中。 檢索成功，則將內存地址轉換為cache地址，到cache中取得數據； 否則還需訪問主存，并將訪問的數據塊及附近的內容送到cache中。,地址變換,Cache的替換算法 Cache與主存保持一致,Cache的命中和命中率：CPU訪存的內容正好在Cache中就稱為命中。命中的幾率即命中率。 主存和Cache比例與命中率關系：一般主存和Cache比例為1M：4K時命中率為90%。,主存（MB）81

27、63264128 Cache( KB )3264128256512,Cache的數據更新方式： 通寫式 回寫式,主存與Cache地址映象的3種基本結構：,全相聯Cache 直接映象Cache 組相聯Cache,全相聯映射,主存大?。?n Cache大?。?m Page大?。?p 例：p=10, m=12, n=14 則：Page大小為1k Cache大小為4k 主存大小為16k,全相聯映射,1（頁）,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,1（頁）,2,3,4,主存(16k),Cache(4k),注：此處為表示方便，將地址簡化為編號示意,映射表,主存頁 B,Cache頁 b,1,1,4,2,6,3,9,4,1頁,其中Page(1k)表示為:,直接映射,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,1,2,3,4,主存(16k),Cache(4k),映射規(guī)則： b = B mod 2m-p 此處為： b = B mod 212-10 例：B=6 時, b=6 mod 4= 2 不需要映射表,組相聯映射,1（頁）,2,1,2,1,2,1,2,1,2,1,2,1,2,1,2,主存(16k),1（頁）,2,1,2,Cache(4k),g1,g2,